Docket No. 248145US2S

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

SERIAL NO:New Application
REQUEST FOR PRIORITY COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313 SIR: Full benefit of the filing date of U.S. Application Serial Number
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313 SIR: Full benefit of the filing date of U.S. Application Serial Number filed in six claimed pursuant to the provisions of 35 U.S.C. §120. Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below. In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority: COUNTRY Japan APPLICATION NUMBER 2003-121633 Certified copies of the corresponding Convention Application(s) are submitted herewith will be submitted prior to payment of the Final Fee were filed in prior application Serial No. filed were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. (A) Application Serial No.(s) were filed in prior application Serial No. Bare submitted herewith Will be submitted herewith Will be submitted prior to payment of the Final Fee
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313 SIR: Full benefit of the filing date of U.S. Application Serial Number
SIR: Full benefit of the filing date of U.S. Application Serial Number
□ Full benefit of the filing date of U.S. Application Serial Number , filed , is claimed pursuant to the provisions of 35 U.S.C. §120. □ Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): Application No. Date Filed ■ Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below. In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority: COUNTRY Japan APPLICATION NUMBER APPLICATION NUMBER April 25, 2003 Certified copies of the corresponding Convention Application(s) ■ are submitted herewith □ will be submitted prior to payment of the Final Fee □ were filed in prior application Serial No. filed □ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. □ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and □ (B) Application Serial No.(s) □ are submitted herewith □ will be submitted herewith □ will be submitted prior to payment of the Final Fee
provisions of 35 U.S.C. §120. Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below. In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority: COUNTRY Japan APPLICATION NUMBER JO03-121633 Certified copies of the corresponding Convention Application(s) are submitted herewith will be submitted prior to payment of the Final Fee were filed in prior application Serial No. filed were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. (A) Application Serial No.(s) were filed in prior application Serial No. filed are submitted herewith will be submitted prior to payment of the Final Fee are submitted herewith will be submitted prior to payment of the Final Fee
\$119(e): Application No. Date Filed Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. \$119, as noted below. In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority: COUNTRY Japan APPLICATION NUMBER APPLICATION NUMBER April 25, 2003 Certified copies of the corresponding Convention Application(s) are submitted herewith will be submitted prior to payment of the Final Fee were filed in prior application Serial No. filed were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. (A) Application Serial No.(s) were filed in prior application Serial No. filed; and (B) Application Serial No.(s) are submitted herewith will be submitted prior to payment of the Final Fee
the provisions of 35 U.S.C. §119, as noted below. In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority: COUNTRY APPLICATION NUMBER 2003-121633 Certified copies of the corresponding Convention Application(s) are submitted herewith will be submitted prior to payment of the Final Fee were filed in prior application Serial No. filed were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. (A) Application Serial No.(s) were filed in prior application Serial No. filed (B) Application Serial No.(s) are submitted herewith will be submitted prior to payment of the Final Fee
APPLICATION NUMBER Japan APPLICATION NUMBER 2003-121633 Certified copies of the corresponding Convention Application(s) are submitted herewith will be submitted prior to payment of the Final Fee were filed in prior application Serial No. filed were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and (B) Application Serial No.(s) are submitted herewith will be submitted prior to payment of the Final Fee
Japan 2003-121633 April 25, 2003 Certified copies of the corresponding Convention Application(s) ■ are submitted herewith □ will be submitted prior to payment of the Final Fee □ were filed in prior application Serial No. filed □ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. □ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and □ (B) Application Serial No.(s) □ are submitted herewith □ will be submitted prior to payment of the Final Fee
 □ are submitted herewith □ will be submitted prior to payment of the Final Fee □ were filed in prior application Serial No. filed □ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. □ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and □ (B) Application Serial No.(s) □ are submitted herewith □ will be submitted prior to payment of the Final Fee
 □ will be submitted prior to payment of the Final Fee □ were filed in prior application Serial No. filed □ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. □ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and □ (B) Application Serial No.(s) □ are submitted herewith □ will be submitted prior to payment of the Final Fee
 □ were filed in prior application Serial No. filed □ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. □ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and □ (B) Application Serial No.(s) □ are submitted herewith □ will be submitted prior to payment of the Final Fee
 □ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. □ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and □ (B) Application Serial No.(s) □ are submitted herewith □ will be submitted prior to payment of the Final Fee
Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and (B) Application Serial No.(s) are submitted herewith will be submitted prior to payment of the Final Fee
☐ (B) Application Serial No.(s) ☐ are submitted herewith ☐ will be submitted prior to payment of the Final Fee
 □ are submitted herewith □ will be submitted prior to payment of the Final Fee
☐ will be submitted prior to payment of the Final Fee
Respectfully Submitted,
OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.
Lemm W. Ghlan
Customer Number Registration No. 24,913
22850 C. Irvin McClelland
Tel. (703) 413-3000 Registration Number 21,124

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

日 本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月25日

出願番号

Application Number:

特願2003-121633


[ST.10/C]:

[JP2003-121633]

出 願 人

Applicant(s):

株式会社東芝



特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

A000205878

【提出日】

平成15年 4月25日

【あて先】

特許庁長官 殿

【国際特許分類】

G11C 11/15

【発明の名称】

磁気ランダムアクセスメモリ

【請求項の数】

26

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

岩田 佳久

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

清水 有威

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100091351

【弁理士】

【氏名又は名称】

河野 哲

【選任した代理人】

【識別番号】

100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】

100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】

100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】

1

明細書

【発明の名称】

磁気ランダムアクセスメモリ

【特許請求の範囲】

【請求項1】 メモリ素子である磁気抵抗効果素子が二次元平面的に配置されたメモリセルアレイと、

前記磁気抵抗効果素子の位置に対応して直交するように前記メモリセルアレイの行方向および列方向にそれぞれ配設され、前記行方向に電流を流すことによって列方向に発生する電流磁界と列方向に電流を流すことによって行方向に発生する電流磁界によって前記磁気抵抗効果素子に選択的にデータを書き込む第1の書き込み配線および第2の書き込み配線と、

前記第1の書き込み配線に流れる書き込みパルス電流および前記第2の書き込み配線に流れる書き込みパルス電流の少なくとも一方の書き込みパルス電流の温度依存性を制御する制御回路

とを具備することを特徴とする磁気ランダムアクセスメモリ。

【請求項2】 前記制御回路は、前記少なくとも一方の書き込みパルス電流に温度依存性を持たせないことを特徴とする請求項1記載の磁気ランダムアクセスメモリ。

【請求項3】 前記制御回路は、高温になるに従って前記少なくとも一方の書き込みパルス電流が大きくなるように温度依存性を持たせるように制御する制御回路

とを具備することを特徴とする請求項1記載の磁気ランダムアクセスメモリ。

【請求項4】 前記制御回路は、前記第2の書き込み配線に流れる書き込みパルス電流の印加時間が前記磁気抵抗効果素子に書き込むデータによって異なるように制御することを特徴とする請求項3記載の磁気ランダムアクセスメモリ。

【請求項5】 前記制御回路は、前記第1の書き込み配線に流れる書き込みパルス電流の印加時間と前記第2の書き込み配線に流れる書き込みパルス電流の印加時間が前記磁気抵抗効果素子に書き込むデータによって異なるように制御することを特徴とする請求項3記載の磁気ランダムアクセスメモリ。

【請求項6】 前記制御回路は、前記第1の書き込み配線に流れる書き込み

パルス電流および前記第2の書き込み配線に流れる書き込みパルス電流の少なくとも一方の波形の前縁部付近および/または後縁部付近がパルス幅中央部に対して大きさが異なるように制御することを特徴とする請求項3記載の磁気ランダムアクセスメモリ。

【請求項7】 前記制御回路は、前記書き込みパルス電流の印加時間が高温 になるにつれて短くなるように制御することを特徴とする請求項3記載の磁気ラ ンダムアクセスメモリ。

【請求項8】 前記制御回路は、前記第1の書き込み配線に流れる書き込みパルス電流の印加時間の温度依存性と前記第2の書き込み配線に流れる書き込みパルス電流の印加時間の温度依存性が異なるように制御することを特徴とする請求項3記載の磁気ランダムアクセスメモリ。

【請求項9】 前記制御回路は、前記第1の書き込み配線に流れる書き込みパルス電流印加開始タイミングと前記第2の書き込み配線に流れる書き込みパルス電流印加開始タイミングの関係、および、前記第1の書き込み配線に流れるパルス電流印加終了タイミングと前記第2の書き込み配線に流れるパルス電流印加終了タイミングの関係が温度によって異なるように制御することを特徴とする請求項3記載の磁気ランダムアクセスメモリ。

【請求項10】 前記制御回路は、前記第1の書き込み配線に流れるパルス電流印加開始タイミングとパルス電流印加終了タイミングの関係、および、前記第2の書き込み配線に流れるパルス電流印加開始タイミングとパルス電流印加終了タイミングの関係を調整することが可能であることを特徴とする請求項2または3記載の磁気ランダムアクセスメモリ。

【請求項11】 前記パルス電流の印加タイミングを調節するための情報を 半永久的に記憶するための記憶素子を有することを特徴とする請求項10記載の 磁気ランダムアクセスメモリ。

【請求項12】 前記記憶素子は、レーザ溶断型ヒューズ素子であることを 特徴とする請求項11記載の磁気ランダムアクセスメモリ。

【請求項13】 前記記憶素子は、トンネル磁気抵抗素子であることを特徴とする請求項11記載の磁気ランダムアクセスメモリ。

【請求項14】 前記記憶素子は、トンネル磁気抵抗素子の絶縁破壊の有無により記憶を行うアンチヒューズであることを特徴とする請求項11記載の磁気ランダムアクセスメモリ。

【請求項15】 請求項2記載の磁気ランダムアクセスメモリにおいて、

前記第1の書き込み線に第1の書き込みパルス電流を供給するための第1のド ライバと、

前記第2の書き込み線に第2の書き込みパルス電流を供給するための第2のド ライバと、

前記第1の書き込みパルス電流を吸収する第1のシンカーと、

前記第2の書き込みパルス電流を吸収する第2のシンカーと、

前記第1の書き込みパルス電流の電流波形を制御するための第1の設定データ および前記第2の書き込みパルス電流の電流波形を制御するための第2の設定データが登録される設定回路と、

前記第1のドライバおよび第1のシンカーを駆動制御するための第1のトリガー信号を生成する第1のトリガー回路と、

前記第2のドライバおよび第2のシンカーを駆動制御するための第2のトリガー信号を生成する第2のトリガー回路

とを具備し、前記制御回路は、前記設定回路の設定データまたはこれをデコードしたデータに基づいて制御され、前記第1のトリガー回路および第2のトリガー回路の少なくとも一方を制御することによって前記第1ドライバおよび第2ドライバによる書き込み電流の印加時間、印加タイミング、書き込み電流の大きさ、書き込み電流の波形の少なくとも1つを制御することを特徴とする請求項2記載の磁気ランダムアクセスメモリ。

【請求項16】 前記第1のトリガー回路は、電流源により制御されて遅延時間が変化する電流制御型の第1の遅延回路を有し、書き込み信号に基づいて前記第1の遅延回路の遅延量に対応した特性を有する前記第1のトリガー信号を生成し、

前記第2のトリガー回路は、前記電流源により制御されて遅延時間が変化する 電流制御型の第2の遅延回路を有し、前記書き込み信号に基づいて前記第2の遅 延回路の遅延量に対応した特性を有する前記第2のトリガー信号を生成し、

前記電流源は、温度依存性を持たない電流源回路であることを特徴とする請求 項15記載の磁気ランダムアクセスメモリ。

【請求項17】 前記第1のトリガー回路は、電流源により制御されて遅延時間が変化する電流制御型の第1の遅延回路を有し、書き込み信号に基づいて前記第1の遅延回路の遅延量に対応した特性を有する前記第1のトリガー信号を生成し、

前記第2のトリガー回路は、前記電流源により制御されて遅延時間が変化する電流制御型の第2の遅延回路を有し、前記書き込み信号に基づいて前記第2の遅延回路の遅延量に対応した特性を有する前記第2のトリガー信号を生成し、

前記電流源は、温度に比例して電流が増加する第1の電流源の出力と、温度に 比例して電流が減少する特性を有する第2の電流源の出力を足し合わせることに より温度依存性を無くしたものであることを特徴とする請求項15記載の磁気ラ ンダムアクセスメモリ。

【請求項18】 請求項3記載の磁気ランダムアクセスメモリにおいて、

前記第1の書き込み線に第1の書き込みパルス電流を供給するための第1のド ライバと、

前記第2の書き込み線に第2の書き込みパルス電流を供給するための第2のドライバと、 '

前記第1の書き込みパルス電流を吸収する第1のシンカーと、

前記第2の書き込みパルス電流を吸収する第2のシンカーと、

前記第1の書き込みパルス電流の電流波形を制御するための第1の設定データ および前記第2の書き込みパルス電流の電流波形を制御するための第2の設定データが登録される設定回路と、

前記第1のドライバおよび第1のシンカーを駆動制御するための第1のトリガ

-信号を生成する第1のトリガー回路と、

前記第2のドライバおよび第2のシンカーを駆動制御するための第2のトリガ

ー信号を生成する第2のトリガー回路と、

とを具備し、前記制御回路は、前記設定回路の設定データまたはこれをデコー

ドしたデータに基づいて制御され、前記第1のトリガー回路および第2のトリガー回路の少なくとも一方を制御することによって前記第1ドライバおよび第2ドライバによる書き込み電流の印加時間、印加タイミング、書き込み電流の大きさ、書き込み電流の波形の少なくとも1つを制御することを特徴とする請求項3記載の磁気ランダムアクセスメモリ。

【請求項19】 前記第1のトリガー回路は、電流源により制御されて遅延時間が変化する電流制御型の第1の遅延回路を有し、書き込み信号に基づいて前記第1の遅延回路の遅延量に対応した特性を有する前記第1のトリガー信号を生成し、

前記第2のトリガー回路は、前記電流源により制御されて遅延時間が変化する 電流制御型の第2の遅延回路を有し、前記書き込み信号に基づいて前記第2の遅 延回路の遅延量に対応した特性を有する前記第2のトリガー信号を生成する

ことを特徴とする請求項18記載の磁気ランダムアクセスメモリ。

【請求項20】 前記電流源は、高温になるほど出力電流が大きくなる電流源であることを特徴とする請求項19記載の磁気ランダムアクセスメモリ。

【請求項21】 前記電流源は、温度に比例して電流が増加する第1の電流源の出力から、温度に比例して電流が減少する特性を有する第2の電流源の出力を差し引くことにより、高温になるほど出力電流が増加する特性を実現したものであることを特徴とする請求項20記載の磁気ランダムアクセスメモリ。

【請求項22】 前記電流源は、出力電流の温度依存性に折れ曲がりを持つ 電流源であることを特徴とする請求項19記載の磁気ランダムアクセスメモリ。

【請求項23】 請求項1乃至22のいずれか1つに記載の磁気ランダムアクセスメモリにおいて、前記磁気抵抗効果素子は、2つの強磁性層の間にトンネルバリア膜を挟んだトンネル磁気抵抗素子であることを特徴とする磁気ランダムアクセスメモリ。

【請求項24】 前記第1のシンカーの動作は、前記第1のドライバの動作が終了してから一定期間が経過した後に終了することを特徴とする請求項15乃至23のいずれか1つに記載の磁気ランダムアクセスメモリ。

【請求項25】 前記第2のシンカーの動作は、前記第2のドライバの動作

が終了してから一定期間が経過した後に終了することを特徴とする請求項15乃 至23のいずれか1つに記載の磁気ランダムアクセスメモリ。

【請求項26】 前記第1の書き込み線は書き込みワード線であり、前記第2の書き込み線は書き込みビット線であることを特徴とする請求項15乃至25のいずれか1つに記載の磁気ランダムアクセスメモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、磁気ランダムアクセスメモリ (MRAM: Magnetic Random Access Memory) に係り、特にトンネル型磁気抵抗効果により "1" / "0" 情報の記憶を行う素子を利用して構成した磁気メモリセルを用いるMRAMにおける書き込み電流パルス調整回路に関する。

[0002]

【従来の技術】

近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、トンネル型磁気抵抗(Tunneling Magneto Resistive) 効果を用いて"1"/"0"情報の記憶を行う強磁性トンネル接合(Magnetic Tunnel Junction: 以後、MTJと表記する)素子を利用して構成した磁気メモリセルを行列状に配置した不揮発性、高速性を併せ持つMRAMが提案されている(例えば、非特許文献1参照)。

[0003]

図61は、MRAMで用いられるMTJ素子の断面構造を概略的に示す。

[0004]

このMTJ素子は、2つの磁性層(強磁性層、強磁性体膜)で1つの非磁性層(トンネルバリア膜)を挟んだ構造を有し、2つの磁性層の磁化の向きが平行であるか反平行であるかによって"1"/"0"情報を記憶する。

[0005]

通常、2つの磁性層の一方側には反強磁性層が配置される。反強磁性層は、一方側の磁性層の磁化の向きを固定することによって、他方側の磁性層の磁化の向

きのみを変えることにより情報を容易に書き換えるための部材である。ここで、 磁化の向きが可変である一方側の磁性層は自由層(または記録層)、磁化の向き が固定である他の一方側の磁性層は固定層(またはピン層)と呼ばれる。

[0006]

図62(a)および(b)は、図61に示したMTJ素子の2つの磁性層の磁 化の向きの2つの状態を示している。

[0007]

図62.(a)に示すように、2つの磁性層の磁化の向き(図示矢印の向き)が 平行(同じ)である場合は、2つの磁性層に挟まれたトンネルバリア膜のトンネ ル抵抗は最も低くなる(トンネル電流が最も大きくなる)。

[0008]

図62(b)に示すように、2つの磁性層の磁化の向きが反平行である場合は、2つの磁性層に挟まれたトンネルバリア膜のトンネル抵抗は最も高くなる(トンネル電流が最も小さくなる)。

[0009]

MRAMでは、MTJ素子の抵抗値が異なる2つの状態を、"1"情報の記憶状態("1"状態)および"0"情報の記憶状態("0"状態)に対応させている。

[0010]

図63は、MRAMのセルアレイの平面レイアウトの一例を模式的に示す。

[0011]

複数の書き込み/読み出し用のビット線BLと複数の書き込みワード線WWLが直交方向に配設され、その各交点に対応してMTJ素子が配設される。このMTJ素子は、長方形の長辺が書き込みワード線WWLに沿い、短辺がビット線BLに沿い、長辺方向に沿うように磁化方向が付与されている。各ビット線は、同一行(または列)の複数のMTJ素子の各一方の磁性層に接続されており、各書き込みワード線は同一列(または行)の複数のMTJ素子の各他方の磁性層に近接して対向するように配置されている。

[0012]

次に、図63を参照してMTJ素子に対する書き込み動作原理を説明する。

[0013]

MTJ素子に対する書き込みは、書き込みワード線WWLおよびビット線BL に電流を流し、両配線に流れる電流により作られる磁界を用いてMTJ素子の磁 化の向きを平行または反平行にすることにより達成される。

[0014]

即ち、MTJ素子へ情報を書き込む時には、ビット線BLには書き込みデータに応じて第1の方向またはそれとは逆の第2の方向に向かう電流を流して磁界Hxを発生させ、書き込みワード線WWLには一定方向に向かう電流のみを流して磁界Hyを発生させることにより、合成磁界を用いて情報を書き込む。この際、ビット線BLに第1の方向に向かう電流を流すと、MTJ素子の磁化の向きは平行となり、ビット線BLに第2の方向に向かう電流を流すと、MTJ素子の磁化の向きは反平行となる。

[0015]

MTJ素子から情報を読み出す時には、読み出しワード線を活性化させ、選択されたMTJ素子に接続されるスイッチ素子のみをオン状態として電流経路を作り、選択されたビット線BLから接地電位へ電流を流す。その結果、選択されたMTJ素子のみにその抵抗値に応じた電流が流れるので、その電流値を検出することにより情報を読み出すことができる。

[0016]

次に、MTJ素子の磁化の向きが変わる仕組みについて、図64および図65 を参照しながら簡単に説明する。

[0017]

図64は、MTJ素子の印加磁界による抵抗値の変化特性(TMR曲線)を示している。

[0018]

図65は、MTJ素子のアステロイド曲線を示している。

[0019]

図64に示すTMR曲線のように、MTJ素子のEasy-Axis (磁化容易軸)方

向に磁界Hxをかけると、MTJ素子の抵抗値は例えば17%程度変化する。この変化率(変化の前後の抵抗の比)は、MR比と呼ばれる。なお、MR比は、MTJ素子の磁性層の性質により変化する。現在では、MR比が50%程度のMTJ素子も得られている。MTJ素子には、Easy-Axis 方向の磁界HxとHard-Axis (磁化困難軸)方向の磁界Hyとの合成磁界が印加される。

[0020]

図64中の実線および点線に示すように、Hard-Axis 方向の磁界Hyの大きさによって、MTJ素子の抵抗値を変えるために必要なEasy-Axis 方向の磁界Hxの大きさも変化する。この現象を利用することにより、アレイ状に配置されるメモリセルのうち、選択された書き込みワード線EELおよび選択されたビット線BLの交点に対応して配置されているMTJ素子のみにデータを書き込むことができる。

[0021]

即ち、図65に示すように、Easy-Axis 方向の磁界HxとHard-Axis 方向の磁界Hyとの合成磁界の大きさがアステロイド曲線の外側(例えば図中の黒丸の位置)にあれば、MTJ素子の磁性層の磁化の向きを反転させる(書き込む)ことができる。

[0022]

逆に、Easy-Axis 方向の磁界HxとHard-Axis 方向の磁界Hyとの合成磁界の大き さがアステロイド曲線の内側(例えば図中の白丸の位置)にある場合には、MT J素子の磁性層の磁化の向きを反転させる(書き込む)ことはできない。

[0023]

従って、Easy-Axis 方向の磁界HxとHard-Axis 方向の磁界Hyとの合成磁界の大きさを変え、合成磁界の大きさのHx-Hy 平面内における位置を変えることにより、MTJ素子に対するデータの書き込みを制御できる。

[0024]

また、Easy-Axis 方向のみの磁界Hx(書き込みワード線電流のみによる磁界Hx)、あるいは、Hard-Axis 方向のみの磁界Hy(書き込みビット線電流のみによる磁界Hx)では、磁界がアステロイド曲線の外側に出ないので、書き込むことがで

きない。

[0025]

なお、MTJ素子からのデータの読み出しは、選択されたMTJ素子に電流を流し、そのMTJ素子の抵抗値を検出することにより容易に行うことができる。例えば、MTJ素子に直列にスイッチ素子を接続し、選択された読み出しワード線に接続されるスイッチ素子のみをオン状態として電流経路を作る。その結果、選択されたMTJ素子のみに電流が流れるため、そのMTJ素子のデータを読み出すことができる。

[0026]

MRAMにおける書き込み動作に関しては、MTJ素子に常に正確に書き込みデータを書き込むこと、即ち、書き込み特性の安定化が要求される。書き込み特性の安定化は、特に、MTJ素子の記憶データと書き込みデータとが異なる場合に重要となる。このような場合には、MTJ素子の記憶層の磁化方向を安定して反転させなければならない。

[0027]

図65に示したように、アステロイド曲線がX軸およびY軸に対して対称の形を有している場合には、MTJ素子の自由層(記憶層)の磁化の向きは、反転方向(上向き、下向き)にかかわらず、磁化反転に必要な一定の合成磁界により反転させることができる。

[0028]

しかし、アステロイド曲線の形状のばらつきによっては、困難軸方向の磁界Hxのみ、あるいは、容易軸方向の磁界Hyのみで、アステロイド曲線を越え、磁化反転が生じる場合が発生する。つまり、ワード線電流のみによる磁界、あるいは、ビット線電流のみによる磁界で書き込みが行わてしまうので、ワード線とビット線の一方のみ選択された場合に書き込み状態になる。ここで、MTJ素子が図63に示したように二次元アレイ上に配置されている場合を考えると、MTJ素子のうち、書き込みビット線BLは選択されていないが書き込みワード線WWLは選択されている半選択状態のMTJ素子が存在し、このMTJ素子に対して書き込みワード線WWLの電流のみでアステロイド曲線を越える磁界が発生するとデ

ータを書き込んでしまうことになる。したがって、書き込みワード線WWLの電流には上限が存在する。

[0029]

ところで、MTJ素子の書き込みに必要なスイッチング磁界には温度依存性がある。高温になると、スイッチング磁界は小さくなる。スイッチング磁界の温度依存性に関しては、例えば非特許文献2に開示されている。誤書き込みを防ぐため、書き込み磁界の大きさを温度に応じて変化させることが望ましいことが、非特許文献3に開示されている。また、MTJ素子に対する書き込みスイッチング磁界には印加時間依存性があり、書き込み電流パルス幅が短くなるとスイッチング磁界が大きくなることが、非特許文献4に開示されている。

[0030]

スイッチング磁界の印加時間依存性と温度依存性を考慮すると、同じ書き込み電流の場合には、高温になればなるほど、書き込み電流パルス幅を短くしても書き込みが可能であり、誤書き込みの可能性も大きくなる。この場合、単純にCMOSインバータ回路で書き込み電流パルス幅を決定する回路を構成すると、高温時にはCMOSインバータ回路の動作速度が遅くなるので、書き込み電流パルス幅が大きくなるので、誤書き込みのおそれが大きくなる。

[0031]

なお、非特許文献5には、温度依存性の無い電流源を実現するために、温度に 比例して電流が増加する第1の電流源の出力と温度に比例して電流が減少する特 性を有する第2の電流源の出力を足し合わせる回路が開示されている。

[0032]

特許文献1には、MTJの磁化方向を再現性よく書き換える方法として、困難 軸方向の磁界Hyを印加して記憶層の端の磁区の磁化方向を一旦そろえた後、容易 軸方向の磁界Hxを印加して書き込むという方法が開示されている。

[0033]

【非特許文献1】

Roy Scheuerlein et.al."A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", ISS

CC2000 Technical Digest pp.128~pp.129

[0034]

【非特許文献2】

M.Bhattacharyya,et.al., "Thermal Variations in Switching Fields for Sub-Micron MRAM Cells", IEEE TRANSACTIONS ON MAGNETICS, VOL.37,NO.4, JULY 2001, pp.1970-1972

[0035]

【非特許文献3】

T.Honda, et.al., "MRAM-Writing Circuitry to Compensate for Therma l-Variation of Magnetization-Reversal Current", 2002 Symposium on VLSI C ircuits Digest of Technical Papers

[0036]

【非特許文献4】

M.Motoyoshi,et.al., "High-Performance MRAM Technology with an Improved Magnetic Tunnel Junction Material" 2002 Symposium on VLSI Technology Digest of Technical Papers

[0037]

【非特許文献5】

P.R.グレイ、R.G.メイヤ著、超LSI のためのアナログ集積回路設計技術 培風館、1990、p.270 ~276 、A4.3.2 (バンドギャップ電圧を基準としたバイア ス回路)

[0.038]

【特許文献1】

米国特許第6081445号明細書

[0039]

【発明が解決しようとする課題】

従来のMRAMは、MTJ素子に対する書き込み時のスイッチング磁界の印加時間依存性と温度依存性を考慮すると、同じ書き込み電流の場合には、高温になればなるほど、書き込み電流パルス幅を短くしても書き込みが可能であり、誤書

き込みの可能性も大きくなる。

[0040]

この場合、単純にCMOSインバータ回路で書き込み電流パルス幅を決定する回路 を構成すると、高温時にはCMOSインバータ回路の動作速度が遅くなるので、書き 込み電流パルス幅が大きくなり、誤書き込みのおそれが大きくなる。

[0041]

【発明が解決しようとする課題】

上記したように従来のMRAMは、MTJ素子に対する書き込み電流パルス幅を決定する回路を単純にCMOSインバータ回路で書き込み構成すると、高温時に誤書き込みのおそれが大きくなるという問題があった。

[0042]

本発明は、上記の問題を解決するためになされたもので、書き込みパルス電流 が温度依存性を持たない、あるいは、所望の温度依存性を持つように制御する機 能を持ち、広い温度範囲でデータの誤書き込みを防止でき、安定した書き込みが 可能で、高信頼性、高歩留り、低価格化を実現し得る磁気ランダムアクセスメモ リを提供することを目的とする。

[0043]

【課題を解決するための手段】

本発明の磁気ランダムアクセスメモリは、メモリ素子である磁気抵抗効果素子が二次元平面的に配置されたメモリセルアレイと、前記磁気抵抗効果素子の位置に対応して直交するように前記メモリセルアレイの行方向および列方向にそれぞれ配設され、前記行方向に電流を流すことによって列方向に発生する電流磁界と列方向に電流を流すことによって行方向に発生する電流磁界によって前記磁気抵抗効果素子に選択的にデータを書き込む第1の書き込み配線および第2の書き込み配線と、前記第1の書き込み配線に流れる書き込みパルス電流および前記第2の書き込み配線に流れる書き込みパルス電流の少なくとも一方の書き込みパルス電流の温度依存性を制御する制御回路とを具備することを特徴とする。

[0044]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。

[0045]

図1は、本発明に係るMRAMの主要部の全体構成の一例を示している。

[0046]

図1に示すMRAM11は、それ自体で1つのメモリチップを構成していてもよいし、また、特定機能を有するチップ内の1つのブロックであってもよい。メモリセルアレイ(データセル)12は、実際に、データを記憶する機能を有し、レファレンスセルアレイ13は、読み出し動作時に、読み出しデータの値を判定するための基準を決める機能を有する。

[0047]

メモリセルアレイ12およびレファレンスセルアレイ13からなるセルアレイのX方向(Easy-Axis 方向)の2つの端部のうちの1つには、ロウデコーダ&ドライバ(ロウデコーダ&書き込みワード線ドライバ,ロウデコーダ&読み出しワード線ドライバ)14が配置され、他の1つには、書き込みワード線シンカー15が配置される。

[0048]

ロウデコーダ&ドライバ14は、書き込み動作時、例えば、ロウアドレス信号に基づいて、複数の書き込みワード線のうちの1つを選択し、かつ、選択された1つの書き込みワード線に、書き込み電流を供給する機能を有する。書き込みワード線シンカー15は、書き込み動作時、例えば、選択された1つの書き込みワード線に供給された書き込み電流を吸収する機能を有する。

[0049]

ロウデコーダ&ドライバ14は、読み出し動作時、例えば、ロウアドレス信号に基づいて、複数の読み出しワード線(書き込みワード線と一体化されていてもよい)のうちの1つを選択し、かつ、選択された1つの読み出しワード線に、読み出し電流を流す機能を有する。センスアンプ20は、例えば、この読み出し電流を検出して、読み出しデータを判定する。

[0050]

メモリセルアレイ12のY方向(Hard-Axis 方向)の2つの端部のうちの1つ

には、カラムデコーダ&書き込みビット線ドライバ/シンカー16Aが配置され、他の1つには、カラムデコーダ&書き込みビット線ドライバ/シンカー(カラムトランスファゲート、カラムデコーダを含む)17Aが配置される。

[0051]

カラムデコーダ&書き込みビット線ドライバ/シンカー16A,17Aは、書き込み動作時、例えば、カラムアドレス信号に基づいて、複数の書き込みビット線(またはデータ選択線)のうちの1つを選択し、かつ、選択された1つの書き込みビット線に、書き込みデータに応じた向きを有する書き込み電流を流す機能を有する。カラムトランスファゲートおよびカラムデコーダは、読み出し動作時、カラムアドレス信号により選択されたデータ選択線をセンスアンプ20に電気的に接続する機能を有する。

[0052]

レファレンスセルアレイ13のY方向の2つの端部のうちの1つには、レファレンスセル用カラムデコーダ&書き込みビット線ドライバ/シンカー16Bが配置され、他の1つには、レファレンスセル用カラムデコーダ&書き込みビット線ドライバ/シンカー(カラムトランスファゲート、カラムデコーダを含む)17Bが配置される。

[0053]

レファレンスセル用カラムデコーダ&書き込みビット線ドライバ/シンカー16B,17Bは、レファレンスセルアレイ13にレファレンスデータを記憶させる機能を有する。カラムトランスファゲートおよびカラムデコーダは、読み出し動作時、レファレンスデータを読み出し、これをセンスアンプ20に転送する機能を有する。

[0054]

アドレスレシーバ18は、アドレス信号を受け、例えば、ロウアドレス信号を、ロウデコーダ&ドライバ14に転送し、カラムアドレス信号をカラムデコーダ &書き込みビット線ドライバ/シンカー16A,17Aに転送する。データ入力レシーバ19は、書き込みデータをカラムデコーダ&書き込みビット線ドライバ/シンカー16A,17Aに転送する。また、データ出力ドライバ21は、セン

スアンプ20で検出された読み出しデータをMRAMチップの外部へ出力する。

[0055]

制御回路 2 2 は、/CE (Chip Enable) 信号、/WE (Write Enable) 信号 および/OE (Output Enable) 信号を受け、MRAM11の動作を制御するものである。制御回路 2 2 は、書き込み動作時に書き込み信号WRITEを書き込み電流波形制御回路 2 4 に与える。

[0056]

書き込み電流波形制御回路24は、書き込み信号WRITEを受けると、書き込みワード線ドライブ信号WWLDRV、書き込みワード線シンク信号WWLSNK、書き込みビット線ドライブ信号WBLDRVおよび書き込みビット線シンク信号WBLSNKを生成する。

[0057]

書き込みワード線ドライブ信号WWLDRVは、ロウデコーダ&ドライバ14に供給され、書き込みワード線シンク信号WWLSNKは、書き込みワード線シンカー15に供給される。書き込みビット線ドライブ信号WBLDRVおよび書き込みビット線シンク信号WBLSNKは、カラムデコーダ&書き込みビット線ドライバ/シンカー16A,17Aに供給される。

[0058]

ロウデコーダ&ドライバ14は、書き込みワード線ドライブ信号WWLDRVが "H"、書き込みワード線シンク信号WWLSNKが "H" の時、ロウアドレス信号により選択された書き込みワード線に書き込み電流を流す。

[0059]

書き込みワード線シンカー15およびカラムデコーダ&書き込みビット線ドライバ/シンカー16A,17Aは、書き込みビット線ドライブ信号WBLDRVが"H"、書き込みビット線シンク信号WBLSNKが"H"の時、カラムアドレス信号により選択された書き込みビット線に書き込み電流を流す。

[0060]

書き込み電流の電流吸収タイミングに関しては、例えば、シンク信号WWLS NK, WBLSNKが"H"から"L"になるタイミングを、ドライブ信号WW LDRV, WBLDRVが"H"から"L"になるタイミングよりも遅らせることにより、書き込みワード/ビット線の電位を完全にOVにする、といった効果を得ることができる。

[0061]

本発明においては、書き込み電流波形制御回路24は、誤書き込み防止のため、書き込みパルス電流のパルス幅を温度によって調整する機能を持つ。例えば、書き込みパルス電流のパルス幅(印加時間)が高温になるにつれて短くなるように制御する。あるいは、書き込み電流のパルス幅の変化と大小の変化とを組み合わせるように制御する。また、磁気抵抗効果素子の磁化が平行状態から反平行状態へ反転するのに必要なスイッチング磁界と、反平行状態から平行状態へ反転するのに必要なスイッチング磁界と、反平行状態から平行状態へ反転するのに必要なスイッチング磁界が異なる場合、書き込みデータに応じて書き込み電流のパルス幅を変える(スイッチング磁界が小さい方のパルス幅を小さくする)ように制御する。以下、詳しく説明する。

[0062]

<第1の実施形態>

図2は、図1中のロウデコーダ&書き込みワード線ドライバ14/シンカー1 5の1ロウ分の具体的な回路例1を示している。

[0063]

ロウデコーダ&書き込みワード線ドライバ14の1ロウ分は、NANDゲート 回路NAD1およびPチャネルMOSトランジスタWS1から構成される。

[0064]

NANDゲート回路NAD1には、書き込みワード線ドライブ信号WWLDR Vおよび複数ビットから構成されるロウアドレス信号(ロウi毎に異なる)が入力される。

[0065]

PチャネルMOSトランジスタWS1のゲートは、NANDゲート回路NAD 1の出力端子に接続され、そのソースは、電源端子VDDに接続され、そのドレインは、書き込みワード線WWLi(i=1,…)の一端に接続される。

[0066]

書き込みワード線シンカー15の1ロウ分は、NチャネルMOSトランジスタTN1から構成される。NチャネルMOSトランジスタTN1のソースは、接地端子VSSに接続され、そのドレインは、書き込みワード線WWLiの他端に接続される。NチャネルMOSトランジスタTN1のゲートには、書き込みワード線シンク信号WWLSNKが入力される。

[0067].

書き込み動作時、書き込みワード線ドライブ信号WWLDRVが"H"になると共に、選択されたロウiではロウアドレス信号の全てのビットが"H"となる。即ち、選択されたロウiでは、NANDゲート回路NAD1の出力信号が"L"となるので、PチャネルMOSトランジスタWS1がオンになり、所定の大きさを有する書き込みワード線電流が書き込みワード線WWLiに供給される。

[0068]

書き込みワード線シンク信号WWLSNKが"H"になると、NチャネルMOSトランジスタTN1がオン状態となるため、書き込みワード線WWLiに流れる書き込み電流は、NチャネルMOSトランジスタTN1を経由して、接地点VSSに吸収される。

[0069]

また、書き込みワード線ドライブ信号WWLDRVを"L"に設定した後、書き込みワード線シンク信号WWLSNKを"L"に設定すれば、書き込み動作後の書き込みワード線WWLiの電位を完全にOVにすることができ、初期化に好都合である。

[0070]

図3は、図1中のカラムデコーダ&書き込みビット線ドライバ/シンカー16 A、17Aの1カラム分の具体的な回路例1を示している。

[0071]

カラムデコーダ&書き込みビット線ドライバ/シンカー16Aの1カラム分は 、NANDゲート回路NAD2, ANDゲート回路AD1、PチャネルMOSト ランジスタBS1およびNチャネルMOSトランジスタBN0から構成される。

[0072]

NANDゲート回路NAD2には、書き込みビット線ドライブ信号WBLDR V、複数ビットから構成されるカラムアドレス信号(カラムi毎に異なる)および書き込みデータDATAが入力される。

[0073]

PチャネルMOSトランジスタBS1のゲートは、NANDゲート回路NAD 2の出力端子に接続され、そのソースは、電源端子VDDに接続され、そのドレインは、共通に、書き込みビット線WBLi(i=1,…)の一端に接続される

[0074]

ANDゲート回路AD1には、書き込みビット線シンク信号WBLSNK、複数ビットから構成されるカラムアドレス信号(カラムi毎に異なる)および書き込みデータの反転信号bDATAが入力される。

[0075]

NチャネルMOSトランジスタBNOのゲートは、ANDゲート回路AD1の 出力端子に接続され、そのソースは、接地端子VSSに接続され、そのドレイン は、書き込みビット線WBLi($i=1, \cdots$)の一端に接続される。

[0076]

カラムデコーダ&書き込みビット線ドライバ/シンカー17Aの1カラム分は 、NANDゲート回路NAD3、ANDゲート回路AD2、PチャネルMOSト ランジスタBS2およびNチャネルMOSトランジスタBN1から構成される。

[0077]

NANDゲート回路NAD3には、書き込みビット線ドライブ信号WBLDR V、複数ビットから構成されるカラムアドレス信号(カラムi毎に異なる)および書き込みデータの反転信号bDATAが入力される。

[0078]

PチャネルMOSトランジスタBS2のゲートは、NANDゲート回路NAD3の出力端子に接続され、そのソースは、電源端子VDDに接続され、そのドレインは、共通に、書き込みビット線WBLi(i=1,…)の他端に接続される

[0079]

ANDゲート回路AD2には、書き込みビット線シンク信号WBLSNK、複数ビットから構成されるカラムアドレス信号(カラムi毎に異なる)および書き込みデータDATAが入力される。

[0080]

NチャネルMOSトランジスタBN1のゲートは、ANDゲート回路AD2の 出力端子に接続され、そのソースは、接地端子VSSに接続され、そのドレイン は、書き込みビット線WBLi($i=1, \cdots$)の他端に接続される。

[0081]

書き込み動作時、書き込みビット線ドライブ信号WBLDRVおよび書き込みビット線シンク信号WBLSNKが共に"H"となり、かつ、選択されたカラムiでは、カラムアドレス信号の全てのビットが"H"となる。

[0082]

従って、選択されたカラムiでは、カラムデコーダ&書き込みビット線ドライバ/シンカー16Aとカラムデコーダ&書き込みビット線ドライバ/シンカー17Aとの間に書き込みビット線電流が流れる。この時の書き込みビット線電流の大きさは、PチャネルMOSトランジスタBS1あるいはPチャネルMOSトランジスタBS2により決まる。

[0083]

書き込みビット線WBLiに流れる書き込み電流の向きは、書き込みデータDATAが"1"(= "H") の時には、NANDゲート回路NAD2の出力信号が"L"となってPチャネルMOSトランジスタBS1がオンになり、また、ANDゲート回路AD2の出力信号が"H"となってNチャネルMOSトランジスタBS2がオンになり、カラムデコーダ&書き込みビット線ドライバ/シンカー16Aからカラムデコーダ&書き込みビット線ドライバ/シンカー17Aに向かう書き込み電流が流れる。

[0084]

また、書き込みデータDATAが "0" (= "L") の時には、NANDゲート回路NAD3の出力信号が "L"となってPチャネルMOSトランジスタBS

2がオンになり、また、ANDゲート回路AD1の出力信号が"H"となってNチャネルMOSトランジスタBS1がオンになり、カラムデコーダ&書き込みビット線ドライバ/シンカー17Aからカラムデコーダ&書き込みビット線ドライバ/シンカー16Aに向かう書き込み電流が流れる。

[0085]

なお、書き込みビット線ドライブ信号WBLDRVを"L"に設定した後、書き込みビット線シンク信号WBLSNKを"L"に設定すれば、書き込み動作後の書き込みビット線WBLiの電位を完全にOVにすることができ、初期化に好都合である。

[0086]

図4は、図2に示した書き込みWLドライバ/シンカー用のトリガー回路の一例を示す。

[0087]

このトリガー回路は、WWLDRV生成回路 25X およびWWLSNK生成回路 25Y から構成され、書き込みWLドライバ/シンカーに供給するための書き込みワード線ドライブ信号WWLDRV、書き込みワード線シンク信号WWLSNKを生成する。

[0088]

WWLDRV生成回路25Xは、NANDゲート回路ND1、遅延回路Aおよびインバータ回路IV1, IV2から構成され、書き込み信号WRITEに基づいて書き込みワード線ドライブ信号WWLDRVを生成し、書き込みWLドライバに供給する。書き込み信号WRITEは、書き込み開始であることを示す内部制御信号であり、書き込みモード中は"H"となっているものとする。

[0089]

WWLSNK生成回路25Yは、遅延回路27およびNANDゲート回路ND2から構成され、WWLDRV生成回路25X中のNANDゲート回路ND1の出力信号に基づいて書き込みワード線シンク信号WWLSNKを生成し、書き込みWLシンカーに供給する。

[0090]

図5は、図3に示した書き込みBLドライバ/シンカー用のトリガー回路の一例を示す。

[0091]

このトリガー回路は、WBLDRV生成回路26XおよびWBLSNK生成回路26Yから構成され、書き込みBLドライバ/シンカーに供給するための書き込みビット線ドライブ信号WBLDRV、書き込みビット線シンク信号WBLSNKを生成する。

[0092]

WBLDRV生成回路26Xは、NANDゲート回路ND3、遅延回路Bおよびインバータ回路IV3, IV4から構成され、書き込み信号WRITEに基づいて書き込みビット線ドライブ信号WBLDRVを生成し、書き込みBLドライバに供給する。

[0093]

WBLSNK生成回路26Yは、遅延回路28およびNANDゲート回路ND4から構成され、WBLDRV生成回路26X中のNANDゲート回路ND3の出力信号に基づいて書き込みビット線シンク信号WBLSNKを生成し、書き込みBLシンカーに供給する。

[0094]

書き込み信号WRITEが"L"から"H"に変化すると、書き込みワード線ドライブ信号WWLDRV、書き込みビット線ドライブ信号WBLDRVおよび書き込みワード線シンク信号WWLSNK、書き込みビット線シンク信号WBLSNKがほぼ同時に"L"から"H"に変化する。

[0095]

図6は、図4および図5に示したトリガー回路の動作波形を示す。

[0096]

この動作波形から分かるように、図4、図5中の遅延回路A, Bは、その遅延時間によって出力パルス幅を決定し、遅延時間の温度依存性によって出力パルス幅を制御し、ひいては、書き込みWLドライバ/シンカーおよび書き込みBLドライバ/シンカーの書き込み電流パルス幅を制御することができる。

[0097]

また、図4、図5中の遅延回路27,28は、書き込み信号WRITEが"H"から"L"に変化し、かつ、書き込みワードドライブ信号WWLDRV/書き込みビット線ドライブ信号WBLDRVが"H"から"L"に変化してから、書き込みワード線シンク信号WWLSNK/書き込みビット線シンク信号WBLSNKが"H"から"L"に変化するまでの時間(インターバル)を決定する。このインターバルは、書き込み動作終了後、書き込みワード線WWLiの電位をOVにするための期間である。

[0.098]

次に、図4中の遅延回路Aおよび図5中の遅延回路Bの遅延時間の温度依存性 を所望通り実現する回路例について説明する。

[0099]

(遅延回路A, Bの第1の回路例)

図7は、電流制御型の遅延回路の一例を示す。

[0100]

この遅延回路は、電流源Isource により制御される電流量に比例して遅延時間が小さくなる。したがって、この遅延回路を図4、図5中の遅延回路A、Bとして用いれば、電流量に比例してトリガー回路の出力パルス幅が短くなる。

[0101]

ここで、電流源Isource として、電源電圧依存性の無いものを用いることにより、遅延時間の電源電圧依存性をほぼ無くすることができる。さらに、電流源Isource として、温度依存性の無いものを用いることにより、遅延時間の温度依存性をほぼ無くすることができる。

[0102]

このような温度依存性をほぼ無くした遅延回路を図4、図5中の遅延回路A, Bとして用いることにより、トリガー回路の出力パルス幅の温度依存性をほぼ無 くすることができる。

[0103]

図8は、温度依存性をほぼ無くした電流源Isource の一回路例を示す。

[0104]

この電流源Isource は、BGR (バンドギャップリファレンス)回路を用いた ものであり(非特許文献 5 参照)、温度に比例して電流が減少する第1の電流源 81の電流をコピーした電流I1と、温度に比例して電流が増加する特性を有する 第2の電流源 82の電流をコピーした電流I2を足し合わせることにより、温度依 存性がほぼ無くなる。

[0105]

図9は、図8の回路の温度依存性を示す特性図である。

[0106]

(遅延回路A, Bの第2の回路例)

図7に示した電流制御型の遅延回路の電流源Isource として、高温になればなるほど出力電流が大きくなる電流源を用いることにより、高温になるにつれて遅延回路の遅延時間が小さくなり、この遅延回路を図4、図5中の遅延回路A, Bとして用いれば、電流源Isource の電流量に比例してトリガー回路の出力パルス幅が短くなる。

[0107]

図10は、高温になればなるほど出力電流が大きくなる電流源Isource の一例を示す。

[0108]

この電流源Isource は、図8に示した温度に比例して電流が増加する第2の電流源82の電流をコピーした電流I2から、温度に比例して電流が減少する特性を有する第1の電流源81の電流をコピーした電流I1を差し引くことにより、高温になると出力が増加する特性を実現したものである。

[0109]

図11は、図10の回路の温度依存性を示す特性図である。

[0110]

(遅延回路A, Bの第3の回路例)

図7に示した電流制御型の遅延回路の電流源Isource として、温度依存性に折れ曲がりを持たせることにより、遅延時間の温度依存性に折れ曲がりを持たせる

ことができ、この遅延回路を図4、図5中の遅延回路A, Bとして用いることにより、出力パルス幅の温度依存性に折れ曲がりを持たせることができる。

[0111]

図12は、温度依存性に折れ曲がりを持つ電流源Isource の一例を示す。

[0112]

図13は、図12の電流源Isource の温度依存性を示す特性図である。

[0113]

図12の電流源Isource は、温度に比例して電流が増加する第1の電流源12 1および第2の電流源122と、温度に比例して電流が減少する第3の電流源1 23と、上記3つの電流源の出力の組み合わせを切り替え可能な組み合わせ回路 124と、温度を検知して前記組み合わせを切り替え制御する温度センサ回路1 25とからなる。

[0114]

組み合わせ回路124は、ある一定の第1の温度T1以下では第1の電流源121の電流をコピーした電流I1のみを出力する。また、T1より高い温度領域では、第1の電流源121の電流をコピーした電流I1に第2の電流源122の電流をコピーした電流I2を加え、この合成電流(I1+I2)から第3の電流源123の電流をコピーした電流I3を差し引いた電流を出力するように構成されている。

[0115]

温度センサ回路125の一例として、温度に比例して電流が増加する回路の出力電流と温度に比例して電流が減少する回路の出力電流を組み合わせることにより実現可能である。

[0116]

即ち、図12中の温度センサ回路125は、例えば図13中に示すように、第1の温度T1以下では、相補的な二値信号Vtemp, bVtempとしてそれぞれ"H"、"L"を出力する。T1を越える温度領域では、相補的な二値信号Vtemp, bVtempはそれぞれ"L"、"H"となる。この相補的な二値信号により第2の電流源122の電流をコピーした電流I2および第3の電流源123の電流をコピーした電流I3の経路をスイッチ制御するように構成されている。

[0117]

温度センサ回路125の特性の切り替わり点(第1の温度T1)は、温度に比例して電流が増加する回路の出力電流量と電流が減少する回路の出力電流量の配分により設定可能である。

[0118]

(遅延回路A, Bの第4の回路例)

図7に示した電流制御型の遅延回路の電流源Isource として、温度依存性に2つの折れ曲がりを持たせることにより、遅延時間の温度依存性に2つの折れ曲がりを持たせることができ、この遅延回路を図4、図5中の遅延回路A, Bとして用いることにより、出力パルス幅の温度依存性に2つの折れ曲がりを持たせることができる。

[0119]

図14は、温度依存性に折れ曲がりを2つ持つ電流源Isource の一例を示す。

[0120]

図15は、図14の電流源Isource の温度依存性を示す特性図である。

[0121]

図14の電流源Isource は、温度に比例して電流が増加する第1の電流源14 1、第2の電流源142および第4の電流源144と、温度に比例して電流が減 少する第3の電流源143および第5の電流源145と、上記5つの電流源の出 力の組み合わせを切り替え可能な組み合わせ回路146と、温度を検知して前記 組み合わせを切り替え制御する第1の温度センサ回路147および第2の温度センサ回路148とからなる。

[0122]

組み合わせ回路146は、ある一定の第1の温度T1以下では第1の電流源141の電流をコピーした電流I1のみを出力する。また、T1より高い温度領域では、第1の電流源141の電流をコピーした電流I1に第2の電流源142の電流をコピーした電流I2を加え、この合成電流(I1+I2)から第3の電流源143の電流をコピーした電流I3を差し引いた電流(I1+I2-I3)を出力する。また、前記T1より高い第2の温度T2より高い温度領域では、前記電流(I1+I2-I3)に第4の電

流源144の電流をコピーした電流I4を加え、この合成電流(I1+I2-I3+I4)から第5の電流源145の電流をコピーした電流I5を差し引いた電流(I1+I2-I3+I4-I5)を出力するように構成されている。

[0123]

第1の温度センサ回路147は、図15中に示すように、T1以下では、Vtemp1が"L"で、T1を越える温度領域ではVtemp1が"H"となり、この出力に基づいて相補的な二値信号Vtemp1、Vtemp2を出力するように構成されている。この相補的な二値信号により第2の電流源142の電流をコピーした電流I2および第3の電流源143の電流をコピーした電流I3の経路をスイッチ制御するように構成されている。

[0124]

第2の温度センサ回路148は、図15中に示すように、T2以下では、Vtemp2が"L"で、T2を越える温度領域ではVtemp2が"H"となり、この出力に基づいて相補的な二値信号を出力するように構成されている。そして、この相補的な二値信号により第4の電流源144の出力電流I4および第5の電流源145の出力電流I5の経路をスイッチ制御するように構成されている。

[0125]

(遅延回路A, Bとトリガー回路の出力パルス幅の温度特性のまとめ)

図16は、遅延回路A, BとしてCMOSインバータ回路を用いた場合の温度と出力パルス幅の関係を示す。温度が高くなるにつれて出力パルス幅が長くなる特性が得られる。

[0126]

図17は、遅延回路A, Bとして、図8に示した電流源を電流源Isource とする図7の電流制御型遅延回路を用いた場合の温度と出力パルス幅の関係を示す。 出力パルス幅が温度に依存しない特性が得られる。

[0127]

図18は、遅延回路A, Bとして、図10に示した電流源を電流源Isource とする図7の電流制御型遅延回路を用いた場合の温度と出力パルス幅の関係を示す。温度が高くなるにつれて出力パルス幅が短くなる特性が得られる。

[0128]

図19は、遅延回路A,Bとして、図12に示した電流源を電流源Isourceとする図7の電流制御型遅延回路を用いた場合の温度と出力パルス幅の関係を示す。温度が高くなるにつれて出力パルス幅が短くなる特性が得られ、かつ、1つの温度ポイントで特性が折れ曲がる。

[0129]

図20は、遅延回路A, Bとして、図14に示した電流源を電流源Isource とする図7の電流制御型遅延回路を用いた場合の温度と出力パルス幅の関係を示す。温度が高くなるにつれて出力パルス幅が短くなる特性が得られ、かつ、2つの温度ポイントで特性が折れ曲がる。

[0130]

上記したように第1の実施形態のMRAMの特徴は、書き込みWLドライバ/シンカーのトリガー回路の遅延回路Aおよび書き込みBLドライバ/シンカーのトリガー回路の遅延回路Bのそれぞれの温度特性を適切に設定することによって、書き込み電流値のパルス幅を温度に依存させないようにしたり、温度によって調整する機能を持たせ、高温領域における誤書き込みを防止することができる。

[0131]

<第2の実施形態>

第2の実施形態では、図4に示した書き込みWLドライバ/シンカー用トリガー回路に用いられる遅延回路Aの温度依存性と、図5に示した書き込みBLドライバ/シンカー用トリガー回路に用いられる遅延回路Bの温度依存性とを互いに異ならせる例について説明する。

[0132]

2組の遅延回路A, Bにそれぞれ図7に示した電流制御型の遅延回路を用いる場合には、この2組の遅延回路に用いられる2組の電流源Isource の温度依存性を互いに異ならせる。この場合、図10に示した電流源Isource 中の温度に比例して電流が減少する第1の電流源81の電流量と、温度に比例して電流が増加する第2の電流源82の電流量との配分を変えることにより、異なる温度依存性を持つ2組の電流源Isource を実現することができる。

[0133]

これにより、図2に示した書き込みWLドライバ/シンカーによる書き込み電流のパルス幅と図3に示した書き込みBLドライバ/シンカーによる書き込み電流のパルス幅の温度依存性を互いに異ならせることができる。

[0134]

なお、図10に示した電流源Isource の電流の温度依存性に1乃至複数の折れ 曲がりポイントを持たせる場合には、前述した遅延回路A, Bの第3の回路例ま たは第4の回路例と同様に実施可能である。

[01.35]

<第3の実施形態>

前述した特許文献1の「Method to Write/Read MRAM Arrays」には、MTJの磁化方向を再現性よく書き換える方法として、困難軸方向の磁界Hyを印加して、記憶層の端の磁区の磁化方向を一旦そろえた後、容易軸方向の磁界Hxを印加して書き込むという方法が提案されている。つまり、書き込みWLに書き込み電流を流した後、書き込みBLに書き込み電流を流すという方法である。MTJ記憶層の磁化反転は記憶層強磁性層の端から進むと言われており、この端部の磁化方向を困難軸方向に揃えて不安定化しておくのは、容易軸方向の磁界Hxを抑えて書き込む、つまり、書き込み電流を抑えて書き込むことが可能であると述べられている。この場合、記憶層強磁性層の端の磁化反転には温度依存性があり、高温では磁化反転が容易になる。

[0136]

しかし、上記方法は、書き込み時間が延びるので、メモリセルアレイにおいて書き込みWLによる磁界のみ印加された半選択状態のセルへの誤書き込みストレスが増えることを意味し、高温で磁化反転が容易な状態に晒されることは望ましくない。

[0137]

したがって、高温では、困難軸方向の磁界印加の開始と容易軸方向の磁界印加の開始の間のインターバルを小さくすることが望ましく、第3の実施形態では、図5に示した書き込みBLドライバ/シンカー用トリガー回路を一部変更する例

について以下に説明する。

[0138]

図22は、図5に示した書き込みBLドライバ/シンカー用トリガー回路の変形例1を示す。

[0139]

図23は、図22の書き込みWLドライバ/シンカー用トリガー回路を図4の書き込みWLドライバ/シンカー用トリガー回路と組み合わせて使用した場合の動作波形例を示す。

[0140]

図22のトリガー回路は、図5に示したトリガー回路と比べて、遅延回路Bを遅延回路Cに変更し、書き込み信号WRITEを遅延回路Cを経由させてNANDゲート回路ND3の一方の入力とした点が異なり、その他は同じであるので図5中と同一符号を付している。

[0141]

上記遅延回路Cの挿入により、その出力の開始タイミングは、図4に示した書き込みWLドライバ/シンカー用トリガー回路の出力の開始タイミングよりも遅らすことができる。さらに、上記遅延回路Cとして高温では遅延時間が短くなる温度依存性を持たせることにより、図22のトリガー回路の出力パルス幅の温度依存性が図4に示した書き込みWLドライバ/シンカー用トリガー回路の出力パルス幅の温度依存性とは異なるようになり、高温では図22のトリガー回路の出力の開始タイミングと図4のトリガー回路の出力の開始タイミングとの時間差が小さくなる。これにより、図5に示した書き込みBLドライバ/シンカーによる容易軸方向の磁界印加の開始タイミングを早めることができる。

[0142]

前記したように遅延回路Cに高温では遅延時間が短くなる温度依存性を持たせるためには、例えば図7に示した電流制御型の遅延回路を用い、その電流源Isource の温度依存性を高温では遅延時間が短くなるようにすることにより実現可能である。

[0143]

<第4の実施形態>

本願出願人の出願に係る特願2002-140499号の磁気ランダムアクセスメモリでは、MTJ素子の磁化方向を反転し易くするために、磁界Hx,Hyの印加タイミングや強さ等に変化を与えるように書き込み電流の印加タイミング、電流値やその時間的変化(波形)に変化を与える手段が提案されている。

[0144]

第4の実施形態では、図5に示した書き込みBLドライバ/シンカー用トリガー回路を、例えば特願2002-140499号で提案した書き込み電流の印加タイミングに変化を与える手段に適用する場合について一例を説明する。

[0145]

図24は、図5に示した書き込みBLドライバ/シンカー用トリガー回路の変形例2を示す。

[0146]

このトリガー回路は、図5に示したトリガー回路と比べて、書き込み信号WRITEを遅延回路Cを経由させてNANDゲート回路ND3の一方の入力および遅延回路Aの入力とした点が異なり、その他は同じであるので図5中と同一符号を付している。

[0147]

図25は、図24の書き込みBLドライバ/シンカー用トリガー回路を図4の書き込みWLドライバ/シンカー用トリガー回路と組み合わせて使用した場合の動作波形例を示す。

[0148]

図24のトリガー回路によれば、遅延回路Cの挿入により、出力パルス幅が短くなり、その出力の開始タイミングは、図4に示した書き込みWLドライバ/シンカー用トリガー回路の出力の開始タイミングよりも遅らすことができる。

[0149]

さらに、上記遅延回路Cとして高温では遅延時間が短くなる温度依存性を持たせることにより、図24のトリガー回路の出力パルス幅の温度依存性が図4のトリガー回路の出力パルス幅の温度依存性とは異なるようになり、高温では図24

のトリガー回路の出力の開始タイミングと図4のトリガー回路の出力の開始タイミングとの時間差が小さくなる。これにより、図3に示した書き込みBLドライバ/シンカーによる容易軸方向の磁界印加の開始タイミングを早めることができる。

[0150]

<第4の実施形態の変形例>

次に、MTJ素子の困難軸方向の磁界印加開始と容易軸方向の磁界印加開始の間のインターバルと、MTJ素子の困難軸方向の磁界印加終了と容易軸方向の磁界印加終了の間のインターバルを変える場合について一例を以下に説明する。

[0151]

図26は、図5に示した書き込みBLドライバ/シンカー用トリガー回路の変形例3を示す。

[0152]

図27は、図26の書き込みBLドライバ/シンカー用トリガー回路を図4の書き込みWLドライバ/シンカー用トリガー回路と組み合わせて使用した場合の動作波形例を示す。

[0153]

図26のトリガー回路は、図5に示したトリガー回路と比べて、書き込み信号WRITEを遅延回路Cを経由させてNANDゲート回路ND3の一方の入力とした点が異なり、その他は同じであるので図5中と同一符号を付している。

[0154]

図26のトリガー回路の出力パルス幅の温度依存性は、遅延回路Cの温度依存性に依存し、図4の書き込みWLドライバ/シンカー用トリガー回路の出力パルス幅の温度依存性とは異なるものとなる。そして、図26のトリガー回路の遅延回路Cの温度依存性は、図3に示した書き込みBLドライバ/シンカーによる書き込みBL電流のパルス幅に影響を与えるので、この遅延回路Cの温度依存性を変えることにより、遅延回路Cの困難軸方向の磁界印加開始と容易軸方向の磁界印加開始の間のインターバルと、困難軸方向の磁界印加終了と容易軸方向の磁界印加終了の間のインターバルを変えることができる。

[0155]

<第5の実施形態>

MTJ素子の固定層の漏れ磁界や、トンネルバリア側固定層表面とトンネルバリア側記憶層表面の凹凸などにより、MTJ素子のアステロイド曲線が容易軸側にシフトする場合がある。

[0156]

図21は、MTJ素子の歪みのあるアステロイド曲線の一例を示す。

[0157]

図21において、書き込みBLに第1の方向に書き込み電流を与えた場合の容易軸方向の磁界と書き込みワード線に一定方向の書き込み電流を与えた場合の困難軸方向の磁界との合成磁界は、アステロイド曲線の外側に出ている。しかし、書き込みBLに第1の方向とは逆方向に同じ書き込み電流を与えた場合の容易軸方向の磁界と書き込みワード線に一定方向の書き込み電流を与えた場合の困難軸方向の磁界との合成磁界は、アステロイド曲線の外側に出ていない。この場合には、書き込みデータに応じて(つまり、書き込み電流の方向に応じて)必要な書き込み電流を変えないと書き込みができない。

[0158]

第5の実施形態では、書き込み電流のパルス幅が短くなると必要な書き込み電流が増大する関係に着目し、容易軸側磁界発生のための書き込み電流の方向に応じて書き込みBL電流のパルス幅を変えることで対応し、かつ、前述した第1の 実施形態と同様にパルス幅に温度依存性を持たせる例を説明する。

[0159]

図28は、第5の実施形態で用いられる2組の書き込みBLドライバ/シンカーを示す。

[0160]

この2組の書き込みBLドライバ/シンカーは、図3を参照して前述した書き込みBLドライバ/シンカーと比べて、書き込み電流の第1の方向に関する制御信号WBLDRD1、WBLSYK1と書き込み電流の第2の方向に関する制御信号WBLDRD2、WBLSYK2を用いている点が異なり、その他は同じで

ある。

[0161]

図29は、図28の書き込みBLドライバ/シンカー用のトリガー回路の一例を示す。

[0162]

図30は、図29に示した書き込みBLドライバ/シンカー用トリガー回路を図4の書き込みWLドライバ/シンカー用トリガー回路と組み合わせて使用した場合の波形図を示す。

[0163]

図29のトリガー回路は、第1の方向に関する制御信号WBLDRD1, WBLSYK1を生成するための第1のトリガー回路261と第2の方向に関する制御信号WBLDRD2, WBLSYK2を生成するための第2のトリガー回路262からなる。この2組のトリガー回路261, 262は、それぞれ図5を参照して前述したトリガー回路と比べて、それぞれ対応する遅延回路B1, B2の遅延時間を異ならせている点が異なり、その他は同じである。

[0164]

具体的には、書き込み電流を増大させる必要がある一方のトリガー回路(例えば261)に挿入されている遅延回路B1の遅延時間を、他方のトリガー回路(例えば262)に挿入されている遅延回路B2の遅延時間よりも延ばす。これによって、一方のトリガー回路261の出力パルス幅を他方のトリガー回路262の出力パルス幅よりも伸ばすことが可能になり、一方の方向の書き込み電流印加時間を他方の方向の書き込み電流印加時間よりも大きくすることが可能になる。

[0165]

<第5の実施形態の変形例>

第5の実施形態を、前述した第1の実施形態乃至第4の実施形態のいずれかと を組み合わせるようにしてもよい。

[0166]

<第6の実施形態>

第6の実施形態では、特願2002-140499号で提案した書き込みワー

ド/ビット線に対する書き込み電流の供給/遮断タイミングをプログラミングにより設定できる機能を持つMRAMに適用し、書き込み電流のパルス幅やその温度依存性を調整可能にした一例を説明する。

[0167]

図31は、第6の実施形態に係るMRAMの全体構成を示す。

[0168]

このMRAMは、前述した第1の実施形態に係るMRAMと比べて、(1)設定回路23が追加されている点、(2)書き込み電流波形制御回路24の機能が異なり、その他は同じであるので図1中と同一符号を付している。

[0169]

設定回路23は、プログラミング素子(例えば、レーザ溶断型ヒューズ、MT J素子、あるいはMTJ素子のトンネルバリアを破壊するアンチヒューズなど) を使用し、設定データを予めプログラムすることができる。あるいは、MRAM のテストモードにおいて、例えばデータ入出力端子やアドレス端子から入力され る設定データを書き込み電流波形制御回路24に供給するようにしてもよい。

[0170]

図32は、図31中の書き込み電流波形制御回路24の一例を示す。

[0171]

この書き込み電流波形制御回路24は、書き込みワード線ドライバ/シンカー・トリガ回路25および書き込みビット線ドライバ/シンカー・トリガ回路26から構成されており、制御回路22からの書き込み信号WRITEおよび設定回路23の設定データに基づいて書き込みワード線ドライブ信号WWLDRV、書き込みワード線シンク信号WWLSNK、書き込みビット線ドライブ信号WBLDRVおよび書き込みビット線シンク信号WBLSNKを生成する。

[0172]

書き込みワード線ドライバ/シンカー・トリガ回路 25 は、書き込み信号WRITEおよびタイミング制御信号WS<0>~WS<3>, bWS<0>~bWS<0>~bWS<3>に基づいて、書き込みワード線ドライブ信号WWLDRVおよび書き込みワード線シンク信号WWLSNKを生成する。

[0173]

書き込みビット線ドライバ/シンカー・トリガ回路 26 は、書き込み信号WR I T E およびタイミング制御信号 B S $< 0 > \sim$ B S < 3 >, b B S $< 0 > \sim$ b B S < 3 >に基づいて、書き込みビット線ドライブ信号WBLDRVおよび書き込みビット線シンク信号WBLSNKを生成する。書き込み信号WRITEは、書き込み動作時に"H"となる信号である。

[0174]

書き込みワード線WWLiに対する書き込み電流の供給/遮断のタイミング、即ち、書き込みワード線ドライブ信号WWLDRVおよび書き込みワード線シンク信号WWLSNKを "H"又は "L"にするタイミングは、タイミング制御信号WS<0 $>\sim$ WS<3>、bWS<0 $>\sim$ bWS<3>により決定される。

[0175]

書き込みビット線WBLiに対する書き込み電流の供給/遮断のタイミング、即ち、書き込みビット線ドライブ信号WBLDRVおよび書き込みビット線シンク信号WBLSNKを "H"又は "L"にするタイミングは、タイミング制御信号BS<0 $>\sim$ BS<3>, bBS<0 $>\sim$ bBS<3>により決定される。

[0176]

タイミング制御信号WS<0>~WS<3>, bWS<0>~bWS<3>, BS<0>~BS<3>, bBS<0>~bBS<3>は、設定回路23により生成される。

[0177]

図33は、図32中の書き込みワード線ドライバ/シンカー用のトリガー回路 25の一例を示している。

[0178]

この書き込みワード線ドライバ/シンカー・トリガ回路25は、書き込み電流の電流供給/遮断タイミングを決定する電流供給/遮断タイミング決定回路25 Xと、書き込み電流の電流吸収タイミングを決定する電流吸収タイミング決定回路25Yとから構成される。

[0179]

電流供給/遮断タイミング決定回路 2 5 X は、書き込み信号WRITEが"H"になった後、書き込みワード線ドライブ信号WWLDRVを"H"にするタイミングを決定し、かつ、書き込み信号WRITEが"L"になった後、書き込みワード線ドライブ信号WWLDRVを"L"にするタイミングを決定する。

[0180]

電流供給/遮断タイミング決定回路 25Xは、複数(本例では、4つ)の遅延回路 $DWS < 0 > \sim DWS < 3 >$ 、トランスファゲート $TGWS < 0 > \sim TGWS < 3 >$ およびインバータ I1, I2 から構成される。

[0181]

遅延回路DWS<0>~DWS<3>は、それぞれ、入力信号(書き込み信号WRITE)に対して異なる遅延量を有する。遅延回路DWS<0>~DWS<3>の遅延量は、それぞれ、一定の差で又は規則的に異なっていてもよいし、また、ランダムに異なっていてもよい。

[0182]

トランスファゲートTGWS<0>~TGWS<3>は、複数の遅延回路DWS<0>~DWS<3>のうちの1つを選択するために、電流供給/遮断タイミング決定回路25X内に設けられる。即ち、書き込み動作時には、タイミング制御信号の複数の相補信号ペアWS<j>,bWS<j>(j=0,1,2,3)のうちの1ペアが選択される。

[0183]

選択された相補信号ペアは、WS < j>= "H"、bWS < j>= "L" となり、他の相補信号ペアは、WS < j>= "L"、bWS < j>= "H" となるため、書き込み信号WRITEは、選択された1つの遅延回路DWS < j>のみを経由して、書き込みワード線ドライブ信号WWLDRVとして、書き込みワード線ドライバ/シンカー・トリガ回路25から出力される。

[0184]

このように、書き込み信号WRITEが"H"又は"L"になるタイミングを、遅延回路DWS<0 $>\sim$ DWS<3>のうちの1つにより一定期間だけ遅らせることで、書き込みワード線ドライブ信号WWLDRVを"H"又は"L"にす

るタイミング、即ち、書き込み電流の電流供給/遮断タイミングを制御すること ができる。

[0185]

なお、本例では、遅延回路DWS<0>~DWS<3>は、4つであるが、当然に、その数を多くすればするほど、選択できる遅延量の数が多くなり、書き込み電流の電流供給/遮断タイミングを細かく制御できる。但し、この場合、遅延回路を選択するためのタイミング制御信号の数も増える。

[0186]

電流吸収タイミング決定回路25 Yは、NANDゲート回路ND1および遅延回路27から構成される。この電流吸収タイミング決定回路25 Yは、書き込みワード線ドライブ信号WWLDRVが"H"になるとほぼ同時に、書き込みワード線シンク信号WWLSNKを"H"にし、書き込みワード線ドライブ信号WWLDRVが"L"になった後、遅延回路27により決まる遅延時間後に、書き込みワード線シンク信号WWLSNKを"L"にする。

[0187]

このように、書き込みワード線ドライブ信号WWLDRVを"L"にした後、一定のインターバルを経た後に、書き込みワード線シンク信号WWLSNKを"L"にすることにより、書き込み動作後に、書き込みワード線WWLiを完全に 0 Vにすることができる。

[0188]

図34は、図32中の書き込みビット線ドライバ/シンカー用のトリガー回路 26の一例を示している。

[0189]

この書き込みビット線ドライバ/シンカー・トリガ回路26は、書き込み電流の電流供給/遮断タイミングを決定する電流供給/遮断タイミング決定回路26 Xと、書き込み電流の電流吸収タイミングを決定する電流吸収タイミング決定回路26 Yとから構成される。

[0190]

電流供給/遮断タイミング決定回路26Xは、書き込み信号WRITEが"H

"になった後、書き込みビット線ドライブ信号WBLDRVを"H"にするタイミングを決定し、かつ、書き込み信号WRITEが"L"になった後、書き込みビット線ドライブ信号WBLDRVを"L"にするタイミングを決定する。

[0191]

電流供給/遮断タイミング決定回路 2.6 X は、複数(本例では、4.0)の遅延回路 $DBS < 0 > \sim DBS < 3 >$ 、トランスファゲート $TGBS < 0 > \sim TGB$ S < 3 > およびインバータ I.3 , I.4 から構成される。

[0192]

遅延回路DBS<0>~DBS<3>は、それぞれ、入力信号(書き込み信号WRITE)に対して異なる遅延量を有する。遅延回路DBS<0>~DBS<3>の遅延量は、それぞれ、一定の差で又は規則的に異なっていてもよいし、また、ランダムに異なっていてもよい。

[0193]

トランスファゲートTGBS<0>~TGBS<3>は、複数の遅延回路DBS<0>~DBS<3>のうちの1つを選択するために、電流供給/遮断タイミング決定回路26X内に設けられる。即ち、書き込み動作時には、タイミング制御信号の複数の相補信号ペアBS<j>, bBS<j>(j=0, 1, 2, 3)のうちの1ペアが選択される。

[0194]

選択された相補信号ペアは、BS<j>= "H"、bBS<j>= "L" となり、他の相補信号ペアは、BS<j>= "L"、bBS<j>= "H" となるため、書き込み信号WRITEは、選択された1つの遅延回路DBS<j>のみを経由して、書き込みビット線ドライブ信号WBLDRVとして、書き込みビット線ドライバ/シンカー・トリガ回路<math>26から出力される。

[0195]

このように、書き込み信号WRITEが"H"又は"L"になるタイミングを、遅延回路DBS<0 $>\sim$ DBS<3>のうちの1つにより一定期間だけ遅らせることで、書き込みビット線ドライブ信号WBLDRVを"H"又は"L"にするタイミング、即ち、書き込み電流の電流供給/遮断タイミングを制御すること

ができる。

[0196]

なお、本例では、遅延回路DBS<0>~DBS<3>は、4つであるが、当然に、その数を多くすればするほど、選択できる遅延量の数が多くなり、書き込み電流の電流供給/遮断タイミングを細かく制御できる。但し、この場合、遅延回路を選択するためのタイミング制御信号の数も増える。

[0197]

電流吸収タイミング決定回路 2·6 Y は、NANDゲート回路ND 2 および遅延回路 2 8 から構成される。この電流吸収タイミング決定回路 2 6 Y は、書き込みビット線ドライブ信号WBLDRVが"H"になるとほぼ同時に、書き込みビット線シンク信号WBLSNKを"H"にし、書き込みビット線ドライブ信号WBLDRVが"L"になった後、遅延回路 2 8 により決まる遅延時間後に、書き込みビット線シンク信号WBLSNKを"L"にする。

[0198]

このように、書き込みビット線ドライブ信号WBLDRVを"L"にした後、一定のインターバルを経た後に、書き込みビット線シンク信号WBLSNKを"L"にすることにより、書き込み動作後に、書き込みビット線WBLiを完全に OVにすることができる。

[0199]

次に、図32万至図34に示されるタイミング制御信号WS<0>~WS<3>, bWS<0>~bWS<3>, BS<0>~BS<3>, bBS<0>~bBS<3>を生成する設定回路23について説明する。

[0200]

図35は、図31中の設定回路23の一例を示している。

[0201]

この設定回路 2 3 は、書き込み電流の電流供給/遮断タイミングを決定する設定データがプログラムされるレジスタ<0><3>と、レジスタ<0><3> >の出力信号TD<0><TD<3>,bTD<0><bTD<3>をデコードして、タイミング制御信号WS<0><WS<3>,bWS<0><0><bWS<3

>, $BS<0>\sim BS<3>$, $bBS<0>\sim bBS<3>$ を出力するデコーダ $WS<0>\sim WS<3>$, $BS<0>\sim BS<3>$ から構成される。

[0202]

レジスタ<0>,<1>には、書き込みワード線WWLiに対する書き込み電流の電流供給/遮断タイミングを決定する設定データがプログラムされる。

[0203]

図33に示したように、書き込みワード線ドライバ/シンカー・トリガ回路25内の遅延回路(電流供給/遮断タイミング)DWS<0>~DWS<3>が4つ存在する場合には、これらを選択するために、最低、2ビットの設定データが必要となる。

[0204]

そこで、本例では、書き込みワード線WWLiに対する書き込み電流の電流供給/遮断タイミングを決定するために、2つのレジスタ<0>,<1>を用意し、レジスタ<0>,<1>に、それぞれ1ビットの設定データをプログラムする

[0205]

なお、D<0>, D<1>は、テストモード時に、磁気ランダムアクセスメモリの外部から入力される設定データである。テストモード時には、この設定データに基づいて、書き込みワード線WWLiに対する書き込み電流の電流供給/遮断タイミングを決定できる。

[0206]

レジスタ<0>, <1>は、2ビットの相補信号ペアTD<0>, bTD<0>, TD<1>, bTD<1>を出力する。デコーダWS<0>~WS<3>は、2ビットの相補信号ペアTD<0>, bTD<0>, TD<1>, bTD<1 >をデコードし、タイミング制御信号WS<0>~WS<3>, bWS<0>~ bWS<3>を出力する。

[0207]

例えば、デコーダWS<j>は、それぞれ、2つの入力信号が"H"のとき、 出力信号WS<j>を"H"にし、出力信号bWS<j>を"L"にする(j= 0, 1, 2, 3)。つまり、本例では、4つのデコーダWS< 0>~WS< 3>のうちの1つのみに関して、2つの入力信号が "H"となるため、タイミング制御信号の4つの相補信号ペアWS<j>, bWS<j>のうちの1ペアが、WS<j>= "H"、bWS<j>= "L"となり、残りの3つの相補信号ペアは、WS<j>= "L"、bWS<j>= "H"となる。

[0208]

同様に、レジスタ<2>,<3>には、書き込みビット線WBLiに対する書き込み電流の電流供給/遮断タイミングを決定する設定データがプログラムされる。

[0209]

図34に示したように、書き込みビット線ドライバ/シンカー・トリガ回路26内の遅延回路(電流供給/遮断タイミング)DBS<0>~DBS<3>が4つ存在する場合には、これらを選択するために、最低、2ビットの設定データが必要となる。

[0210]

そこで、本例では、書き込みビット線WBLiに対する書き込み電流の電流供給/遮断タイミングを決定するために、2つのレジスタ<2>,<3>を用意し、レジスタ<2>,<3>に、それぞれ1ビットの設定データをプログラムする

[0211]

なお、D<2>, D<3>は、テストモード時に、磁気ランダムアクセスメモリの外部から入力される設定データである。テストモード時には、この設定データに基づいて、書き込みビット線WBLiに対する書き込み電流の電流供給/遮断タイミングを決定できる。

[0212]

レジスタ<2>, <3>は、2ビットの相補信号ペアTD<2>, bTD<2 >, TD<3>, bTD<3>を出力する。デコーダBS<0>~BS<3>は、2ビットの相補信号ペアTD<2>, bTD<2>, TD<3>, bTD<3 >をデコードし、タイミング制御信号BS<0>~BS<3>, bBS<0>~ **bBS**<3>を出力する。

[0213]

例えば、デコーダBS<j>は、それぞれ、2つの入力信号が"H"のとき、出力信号BS<j>を"H"にし、出力信号BS<j>を"L"にする(j=0,1,2,3)。つまり、本例では、4つのデコーダBS<0>~BS<3>のうちの1つのみに関して、2つの入力信号が"H"となるため、タイミング制御信号の4つの相補信号ペアBS<j>, bBS<j>のうちの1ペアが、BS<5>="H"、bBS<5>="L"となり、残りの3つの相補信号ペアは、BS<5>="L"、bBS<5>="H"となる。

[0214]

図36は、図35中のレジスタ<j>の一例を示している。

[0215]

レジスタ〈j〉(j=0,1,2,3)は、プログラムされた設定データを、出力信号TD〈j〉,bTD〈j〉として出力するためのプログラムデータ出力回路29と、磁気ランダムアクセスメモリの外部から入力された設定データを、出力信号TD〈j〉,bTD〈j〉として出力するための入力データ転送回路30とから構成される。

[0216]

プログラムデータ出力回路 2 9 は、設定データを記憶するためのレーザ溶断ヒューズ (laser blow fuse) 2 9 a を有している。レーザ溶断ヒューズ 2 9 a の切断の有無により、1 ビットデータを記憶する。PチャネルMOSトランジスタP1とレーザ溶断ヒューズ 2 9 a は、電源端子 VDDと接地端子 VSSの間に直列接続される。PチャネルMOSトランジスタP1のゲートは、接地端子 VSSに接続されるため、PチャネルMOSトランジスタP1は、常に、オン状態となっている。

[0217]

PチャネルMOSトランジスタP1とレーザ溶断ヒューズ29aの接続点は、インバータI9およびトランスファゲートTG4を経由して、インバータI7の入力端に接続される。インバータI7の出力信号は、bTD<j>となり、イン

バータI8の出力信号は、TD<j>となる。

[0218]

入力データ転送回路30は、トランスファゲートTG1~TG3およびインバータI5, I6から構成される。インバータI5, I6とトランスファゲートTG3は、ラッチ回路を構成している。

[0219]

通常動作モードにおける書き込み動作時には、テスト信号VCTESTが"L"となり、テスト信号bVCTESTが"H"となる。このため、トランスファゲートTG4はオン状態となり、トランスファゲートTG2はオフ状態となる。

[0220]

従って、レーザ溶断ヒューズ29aにプログラムされた設定データが、トランスファゲートTG4およびインバータI7~I9を経由して、出力信号TD<j>,bTD<j>として出力される。

[0221]

テストモードにおける書き込み動作時には、テスト信号VCTESTが"H" となり、テスト信号 b VCTESTが"L"となる。このため、トランスファゲ ートTG 2 はオン状態となり、トランスファゲートTG 4 はオフ状態となる。

[0.222]

従って、外部端子(データ入力端子、アドレス端子など)から入力されてトランスファゲートTG3およびインバータI5, I6からなるラッチ回路にラッチされた設定データD<j>が、トランスファゲートTG2およびインバータI7~I9を経由して、出力信号TD<j>, bTD<j>として出力される。

[0223]

なお、テストモードで使用されるデータは、外部端子から入力された設定データD<j>が設定用信号VCSET, bVCSETにより、トランスファゲートTG3およびインバータI5, I6からなるラッチ回路にラッチされる。つまり、設定用信号VCSETが"H"、bVCSETが"L"となることにより、トランスファゲートTG1はオン状態となり、トランスファゲートTG3はオフ状態となり、外部端子から設定データD<j>が入力可能状態になる。その後、V

CSETが"L"、bVCSETが"H"となることにより、トランスファゲートTG1はオフ状態となり、トランスファゲートTG3はオン状態となり、外部端子から入力された設定データD<j>がトランスファゲートTG3およびインバータI5, I6からなるラッチ回路にラッチされる。この後は、ラッチ回路にラッチされた設定データに基づいて、書き込みテストを行うことができる。

[0224]

なお、設定データを記憶するための記憶素子としては、レーザ溶断ヒューズ29 aの他に、例えば、磁化状態によりデータを記憶するMTJ素子や、トンネルバリアを絶縁破壊するか否かでデータを記憶するMTJ素子などを使用することができる。

[0225]

図37は、図35中のレジスタ<j>の他の例を示している。

[0226]

本例のレジスタ<j>は、図36のレジスタ<j>と比較すると、プログラムデータ出力回路29の構成に特徴を有する。即ち、図36のレジスタ<j>では、設定データを記憶するための素子として、レーザ溶断ヒューズ29aを使用したが、本例のレジスタ<j>では、設定データを記憶するための素子として、MTJ素子を使用する。

[0227]

プログラムデータ出力回路 2 9 は、設定データを記憶するためのMT J素子を有している。ここで、MT J素子には、設定データを、MT J素子の磁化状態、即ち、固定層の磁化方向と記憶層の磁化方向との関係(平行又は反平行)で記憶することができるが、本例では、設定データを記憶するためのMT J素子に対しては、固定層の磁化方向と記憶層の磁化方向との関係ではなく、トンネルバリアを絶縁破壊するか否かで設定データをプログラムする方法を用いる。

[0228]

なぜなら、設定データの値に関しては、MTJ素子に書き込んだ後に、再び、 それを書き換えるということがないからである。MTJ素子の絶縁破壊を利用し た設定データのプログラム方法では、半永久的に、設定データを記憶しておくこ とができる。

[0229]

MTJ素子の一端は、PチャネルMOSトランジスタP1およびNチャネルMOSトランジスタN1を経由して電源端子VDDに接続され、その他端は、NチャネルMOSトランジスタN2を経由して接地端子VSSに接続される。

[0230]

PチャネルMOSトランジスタP1のゲートは、接地端子VSSに接続され、 NチャネルMOSトランジスタN2のゲートは、電源端子VDDに接続されるため、これらMOSトランジスタP1、N2は、常に、オン状態となっている。

[0231]

PチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1の接続点は、インバータI9およびトランスファゲートTG4を経由して、インバータI7の入力端に接続される。インバータI7の出力信号は、bTD<j>となり、インバータI8の出力信号は、TD<j>となる。

[0232]

NチャネルMOSトランジスタN1のゲートには、クランプ電位Vclampが入力される。クランプ電位Vclampを適切な値に設定することにより、設定データの読み出し時に、MTJ素子の電極間に高電圧が印加されるのを防止することができる。

[0233]

図38は、図37中のクランプ電位Vclampを生成するVclamp生成 回路の一例を示す。

[0234]

本例のV c 1 a m p 生成回路 3 1 では、クランプ電位V c 1 a m p は、BGR 回路の出力電圧を抵抗分割することにより得ている。クランプ電位V c 1 a m p は、0. $3\sim0$. 5 V となる。

[0235]

図37中のNANDゲート回路ND4およびPチャネルMOSトランジスタP 2は、MTJ素子の絶縁破壊を利用した設定データのプログラム方法を採用する 場合に必要となる要素である。

[0236]

設定データのプログラム時には、プログラム信号PROGが"H"となる。そして、MTJ素子に設定データ"1"を書き込む場合には、外部端子(データ入力端子、アドレス端子、専用端子など)から、設定データD<j>として、"1"(="H")を入力する。

[0237]

この時、NANDゲート回路ND4の出力信号は、"L"となり、PチャネルMOSトランジスタP2はオン状態となる。従って、MTJ素子の両端には大きな電圧が印加され、MTJ素子のトンネルバリアが破壊され、結果として、MTJ素子に、設定データ"1"がプログラムされる。この場合、TD<j>は"L"、bTD<j>は"H"となる。

[0238]

一方、MT J素子に設定データ "O"を書き込む場合には、外部端子(データ 入力端子、アドレス端子、専用端子など)から、設定データD<J>として、 "O" (= "L")を入力する。

[0239]

この時、NANDゲート回路ND4の出力信号は"H"となり、PチャネルMOSトランジスタP2はオフ状態となる。従って、MTJ素子の両端には大きな電圧が印加されることがないため、MTJ素子のトンネルバリアが破壊されずに、結果として、MTJ素子に設定データ"O"がプログラムされる。この場合、TD<j>は"H"、bTD<j>は"L"となる。

[0240]

図39は、図35の設定回路23中のデコーダWS<j>あるいはBS<j>の回路例を示している。

[0241]

このデコーダは、NANDゲート回路ND3およびインバータI10から構成される。NANDゲート回路ND3には、2つの入力信号A,Bが入力され、その出力信号は、インバータI10の出力信号C

は出力信号WS<i>あるいはBS<i>となり、NANDゲート回路ND3の 出力信号Dは反転出力信号bWS<j>あるいはbBS<j>となる。

[0242]

デコーダWS<j>およびBS<j>のデコーディング表(入力信号と出力信 号との関係)を、表1に示す。

[0243]

【表1】

入	カ	出力		
Α	В	С	D	
bTD<0>	bTD<1>	WS<0>	bWS<0>	
TD<0>	bTD<1>	WS<1>	bWS<1>	
bTD<0>	TD<1>	WS<2>	bWS<2>	
TD<0>	TD<1>	WS<3>	BWS<3>	
bTD<2>	bTD<3>	BS<0>	bBS<0>	
TD<2>	bTD<3>	BS<1>	bBS<1>	
bTD<2>	TD<3>	BS<2>	bBS<2>	
TD<2>	TD<3>	BS<3>	BBS<3>	

[0244]

図33および図34中の各遅延回路DWS<0 $>\sim$ DWS<3>, DBS<0 >~DBS<3>の遅延時間の温度依存性を前述した第1の実施形態における遅 延回路A、Bと同様に持たせることにより、電流パルスの波形が温度依存性を持 たない、あるいは、所望の温度依存性を持つようになる。

[0245]

図40は、図33および図34中の遅延回路DWS<0 $>\sim$ DWS<3>, D BS<0>~DBS<3>として、CMOSインバータからなる遅延回路を用い た場合の温度と出力パルス幅の関係の一例を示す特性図である。

[0246]

図41は、図33および図34中の遅延回路DWS<0 $>\sim$ DWS<3>, D

4 8

BS<0>~DBS<3>として、図8の電流源により制御される図7の電流制御型遅延回路を用いた場合の温度と出力パルス幅の関係の一例を示す特性図である。

[0247]

図42は、図33および図34中の遅延回路DWS<0>~DWS<3>, DBS<0>~DBS<3>として、図10の電流源により制御される図7の電流制御型遅延回路を用いた場合の温度と出力パルス幅の関係の一例を示す特性図である。

[0248]

次に、図33および図34中の各遅延回路DWS<0>~DWS<3>, DBS<0>~DBS<3>として、第1の実施形態で説明した遅延回路の遅延時間を倍に設定することが可能な電流制御型の遅延回路の一例について示す。

[0249]

図43に示す電流制御型の遅延回路は、図7を参照して前述した電流制御型の遅延回路と比べて、信号伝搬回路部を2組設けてカスケード接続し、相補的な選択制御信号OP1/bOP1によって前段の信号伝搬回路部の出力または後段の信号伝搬回路部の出力を選択的に切り換えて出力するように構成されている。

[0250]

なお、上記信号〇P1/bOP1は、前記設定回路のレジスタの出力あるいは それをデコードした出力が用いられる。

[0251]

次に、図7あるいは図43に示した電流制御型の遅延回路の電流源Isource として使用可能な電流量と温度依存性を調整可能な電流源回路を説明する。

[0252]

図44は、電流量と温度依存性を調整可能な電流源回路の一例を示す。

[0253]

この電流源回路は、温度に比例して電流が増加する第1の電流源121および第2の電流源122と、温度に比例して電流が減少する第3の電流源123と、上記3つの電流源の出力の組み合わせを選択制御信号OP2, bOP3によって

切り替え可能な組み合わせ回路124とからなる。

[0254]

組み合わせ回路124は、信号OP2,bOP3が対応して"L"、"H"レベルの時は、第1の電流源121の電流をコピーした電流I1のみを出力する。また、信号OP2,bOP3がそれぞれ"L"レベルの時は、第1の電流源121の電流をコピーした電流I1に第2の電流源122の電流をコピーした電流I2を加えた合成電流(I1+I2)を出力する。また、信号OP2,bOP3がそれぞれ"H"レベルの時は、第1の電流源121の電流をコピーしたの電流I1から第3の電流源123の電流をコピーした電流I3を減じた電流(I1-I3)を出力する。また、信号OP2,bOP3が対応して"H"、"L"レベルの時は、第1の電流源121の電流をコピーした電流I1に第2の電流をコピーした電流I2を加え、さらに、第3の電流源123の電流をコピーした電流I2に第2の電流をコピーした電流I2を加え、さらに、第3の電流源123の電流をコピーした電流I2

[0255]

図45は、電流量と温度依存性を調整可能な電流源回路の他の例を示す。

[0256]

この電流源回路は、温度に比例して電流が増加する第1の電流源141、第2の電流源142および第4の電流源144と、温度に比例して電流が減少する第3の電流源143および第5の電流源145と、上記5つの電流源の出力の組み合わせを選択制御信号OP2, bOP3, bOP4, OP5によって切り替え可能な組み合わせ回路146とからなる。

[0257]

組み合わせ回路146は、信号OP2,bOP3,bOP4,OP5が対応して"L", "H", "H", "L"レベルの時は、第1の電流源141の電流をコピーした電流I1のみを出力する。また、信号OP2が"H"レベルの時は、前記電流I1から第3の電流源143の電流をコピーした電流I3を減じる。また、信号bOP3が"L"レベルの時は、前記電流I1に第2の電流源142の電流をコピーした電流I2を加える。また、信号bOP4が"L"レベルの時は、前記電流I1に第4の電流源144の電流をコピーした電流I4を加える。また、信号OP5

が"H"レベルの時は、前記電流I1から第5の電流源145の電流をコピーした電流I5を減じる。

[0258]

<第7の実施形態>

第7の実施形態では、特願2002-140499号で提案したMRAMに適用し、書き込みワード/ビット線に対する書き込み電流の大きさおよびその時間的変化(電流波形)をプログラミングにより設定する際に書き込み電流のパルス幅やその温度依存性を調整可能にした一例を説明する。

[0259]

図46は、第7の実施形態に係るMRAMの全体構成を示している。

[0260]

このMRAMは、前述した第6の実施形態に係るMRAMと比べて、(1)設定回路23の機能、(2)書き込み電流波形制御回路24の機能が異なり、その他は同じであるので図31中と同一符号を付している。

[0261]

図46中の書き込み電流波形制御回路24は、書き込み信号WRITEを受けると、設定回路23に予めプログラムされた設定データに基づいて、書き込み電流の供給/遮断タイミング、大きさおよびその時間的変化(電流波形)を決定する機能を有する。

[0262]

具体的には、書き込み動作時、ロウデコーダ&ドライバ14に、書き込みワード線ドライブ信号(電流波形生成信号)WP<0>~WP<3>を与え、書き込みワード線シンカー15に、書き込みワード線シンク信号WWLSNKを与え、カラムデコーダ&書き込みビット線ドライバ/シンカー16A,17Aに、書き込みビット線ドライブ信号(電流波形生成信号)BP<0>~BP<7>および書き込みビット線シンク信号WBLSNKを与える。

[0263]

書き込み動作時、例えば、ロウデコーダ&ドライバ14については、書き込み ワード線ドライブ信号WP<0>~WP<3>のうちの少なくとも1つが"H" のときに動作状態となり、同様に、書き込みワード線シンカー15およびカラムデコーダ&書き込みビット線ドライバ/シンカー16A, 17Aについては、それぞれ、書き込みワード線シンク信号WWLSNK、書き込みビット線ドライブ信号BP $<0>\sim$ BP<7>のうちの少なくとも1つおよび書き込みビット線シンク信号WBLSNKが"H"のときに動作状態となるようにする。

[0264]

このようにすれば、書き込みワード線ドライブ信号WP<0>~WP<3>、書き込みワード線シンク信号WWLSNK、書き込みビット線ドライブ信号BP<0>~BP<7>および書き込みビット線シンク信号WBLSNKが"H"になるタイミングを、書き込み電流波形制御回路24で制御することにより、書き込み電流の供給/遮断タイミング(磁界Hx, Hyの印加タイミング)、大きさおよびその時間的変化(電流波形)を決定することができる。

[0265]

書き込み電流の電流吸収タイミングに関しては、例えば、シンク信号WWLSNK, WBLSNKが "H"から "L"になるタイミングを、ドライブ信号WP $<0>\sim$ WP<3>, BP $<0>\sim$ BP<7>が "H"から "L"になるタイミングよりも遅らせることにより、書き込みワード/ビット線の電位を完全に0Vにする、といったことも可能にできる。

[0266]

以下、設定回路23、書き込み電流波形制御回路24とその出力信号を受けるドライバ/シンカー14,15、16A,17Aの回路例について説明する。

[0267]

図47は、図46中のロウデコーダ&書き込みワード線ドライバ/シンカー1 4、15の回路例を示している。

[0268]

ロウデコーダ&書き込みワード線ドライバ14の1ロウ分は、ANDゲート回路AD1、NANDゲート回路NDWP0~NDWP3およびPチャネルMOSトランジスタWP0~WP3から構成される。PチャネルMOSトランジスタWPi(i=0,1,2,3)のゲートは、NANDゲート回路NDWPiの出力

端子に接続され、そのソースは、電源端子VDDに接続され、そのドレインは、書き込みワード線WWLi(i=1,…)の一端に接続される。

[0269]

NANDゲート回路NDWPiの2つの入力端子の一方には、書き込みワード線ドライブ信号(電流波形生成信号)WP<i>が入力され、他方には、ANDゲート回路AD1の出力信号が入力される。ANDゲート回路AD1には、複数ビットから構成されるロウアドレス信号(ロウi毎に異なる)が入力される。

[0270]

書き込みワード線シンカー15の1ロウ分は、NチャネルMOSトランジスタTN1から構成される。NチャネルMOSトランジスタTN1のソースは、接地端子VSSに接続され、そのドレインは、書き込みワード線WWLiの他端に接続される。NチャネルMOSトランジスタTN1のゲートには、書き込みワード線シンク信号WWLSNKが入力される。

[0271]

選択されたロウiでは、ロウアドレス信号の全てのビットが"H"となる。このため、選択されたロウiでは、書き込みワード線ドライブ信号WP<0 $>\sim$ WP<3>のうちの少なくとも1つが"H"となったときに、PチャネルMOSトランジスタWP $0\sim$ WP3のうちの少なくとも1つがオン状態となる。また、書き込みワード線シンク信号WWLSNKが"H"となると、NチャネルMOSトランジスタTN1がオン状態となる。

[0272]

PチャネルMOSトランジスタWPO~WP3のうちの少なくとも1つとNチャネルMOSトランジスタTN1がオン状態となると、書き込み電流は、ロウデコーダ&書き込みワード線ドライバ14から、書き込みワード線WWLiを経由して、書き込みワード線シンカー15に向かって流れる。

[0273]

このようなロウデコーダ&書き込みワード線ドライバ/シンカーによれば、書き込みワード線ドライブ信号WP<0>~WP<3>および書き込みワード線シンク信号WWLSNKが"H"又は"L"になるタイミングを制御することで、

選択されたロウi内の書き込みワード線WWLiに対する書き込み電流の供給/ 遮断タイミング、大きさおよびその時間的変化(電流波形)などを決定すること ができる。

[0274]

また、書き込みワード線ドライブ信号WP<0>~WP<3>の全てを"L"に設定した後、書き込みワード線シンク信号WWLSNKを"L"に設定すれば、書き込み動作後の書き込みワード線WWLiの電位を完全に0Vにすることができる。

[0275]

なお、書き込み電流の大きさ又はその時間的変化(電流波形)を制御するに当たっては、第一に、複数のPチャネルMOSトランジスタWPO~WP3のサイズ(チャネル幅)、即ち、駆動能力を、全て同じ値に設定し、書き込みワード線ドライブ信号WP<0>~WP<3>を用いて、オン状態のPチャネルMOSトランジスタWPO~WP3の数を変える、という制御方法を使用できる。

[0276]

第二に、複数のPチャネルMOSトランジスタWPO~WP3のサイズ(チャネル幅)、即ち、駆動能力を、互いに異なる値に設定し、書き込みワード線ドライブ信号WP<0>~WP<3>を用いて、複数のPチャネルMOSトランジスタWPO~WP3のうちの1つを選択的にオン状態にする、という制御方法を使用できる。

[0277]

第三に、これら第一および第二の方法を組み合わせた制御方法、即ち、PチャネルMOSトランジスタWPO~WP3のサイズを変え、かつ、オン状態のPチャネルMOSトランジスタWPO~WP3の数を変えて、書き込み電流の大きさの時間的変化(電流波形)を制御する、という制御方法を使用できる。

[0278]

図48は、図46中のカラムデコーダ&書き込みビット線ドライバ/シンカー 16A、17Aの回路例を示している。

[0279]

カラムデコーダ&書き込みビット線ドライバ/シンカー16Aの1カラム分は、NANDゲート回路NDBP0~NDBP3、ANDゲート回路AD2, AD3、PチャネルMOSトランジスタBP0~BP3およびNチャネルMOSトランジスタBN0から構成される。

[0280]

[0281]

NANDゲート回路NDBPi(i=0, 1, 2, 3)の2つの入力端子の一方には、書き込みワード線ドライブ信号(電流波形生成信号)BP<i>>が入力され、他方には、ANDゲート回路AD2の出力信号が入力される。ANDゲート回路AD2には、複数ビットから構成されるカラムアドレス信号(カラムi毎に異なる)および書き込みデータDATAが入力される。

[0282]

NチャネルMOSトランジスタBNOのゲートは、ANDゲート回路AD3の出力端子に接続され、そのソースは、接地端子VSSに接続され、そのドレインは、書き込みビット線WBLi(i=1,…)の一端に接続される。ANDゲート回路AD3には、複数ビットから構成されるカラムアドレス信号(カラムi毎に異なる)、書き込みビット線シンク信号WBLSNKおよび書き込みデータの反転信号bDATAが入力される。

[0283]

同様に、カラムデコーダ&書き込みビット線ドライバ/シンカー17Aの1カラム分は、NANDゲート回路NDBP4~NDBP7、ANDゲート回路AD4,AD5、PチャネルMOSトランジスタBP4~BP7およびNチャネルMOSトランジスタBN1から構成される。

[0284]

PチャネルMOSトランジスタBPi(i=4, 5, 6, 7)のゲートは、N

ANDゲート回路NDBPiの出力端子に接続され、そのソースは、電源端子VDDに接続され、そのドレインは、共通に、書き込みビット線WBLi(i=1,…)の他端に接続される。

[0285]

NANDゲート回路NDBPi (i=4,5,6,7)の2つの入力端子の一方には、書き込みワード線ドライブ信号(電流波形生成信号)BP<i>が入力され、他方には、ANDゲート回路AD4の出力信号が入力される。ANDゲート回路AD4には、複数ビットから構成されるカラムアドレス信号(カラムi毎に異なる)および書き込みデータの反転信号bDATAが入力される。

[0286]

NチャネルMOSトランジスタBN1のゲートは、ANDゲート回路AD5の出力端子に接続され、そのソースは、接地端子VSSに接続され、そのドレインは、書き込みビット線WBLi(i=1,…)の他端に接続される。ANDゲート回路AD5には、複数ビットから構成されるカラムアドレス信号(カラムi毎に異なる)、書き込みビット線シンク信号WBLSNKおよび書き込みデータDATAが入力される。

[0287]

選択されたカラムiでは、カラムアドレス信号の全てのビットが"H"となる。このため、選択されたカラムiでは、書き込みビット線ドライブ信号BP<0 >~BP<7>の少なくとも1つおよび書き込みビット線シンク信号WBLSNKが"H"になったとき、書き込みデータDATAの値に応じた向きを有する書き込み電流が、書き込みビット線WBLiに流れる。

[0288]

例えば、書き込みデータDATAが"1"(= "H")のときには、PチャネルMOSトランジスタBPO~BP3の少なくとも1つおよびNチャネルMOSトランジスタBN1がオン状態となるため、カラムデコーダ&書き込みビット線ドライバ/シンカー16Aからカラムデコーダ&書き込みビット線ドライバ/シンカー17Aに向かう書き込み電流が流れる。

[0289]

[0290]

このようなカラムデコーダ&書き込みビット線ドライバ/シンカーによれば、書き込みビット線ドライブ信号BP<0>~BP<7>の少なくとも1つおよび書き込みビット線シンク信号WBLSNKが"H"又は"L"になるタイミングを制御することで、選択されたカラムi内の書き込みビット線WBLiに対する書き込み電流の供給/遮断タイミング、大きさおよびその時間的変化(電流波形)などを決定することができる。

[0291]

また、書き込みビット線ドライブ信号BP<0>~BP<7>の全てを"L"に設定した後、書き込みビット線シンク信号WBLSNKを"L"に設定すれば、書き込み動作後の書き込みビット線WBLiの電位を完全に0Vにすることができる。

[0292]

なお、書き込み電流の大きさ又はその時間的変化(電流波形)を制御するに当たっては、第一に、複数のPチャネルMOSトランジスタBPO~BP7のサイズ(チャネル幅)、即ち、駆動能力を、全て同じ値に設定し、書き込みビット線ドライブ信号BP<0>~BP<7>を用いて、オン状態のPチャネルMOSトランジスタBPO~BP7の数を変える、という制御方法を使用できる。

[0293]

第二に、複数のPチャネルMOSトランジスタBPO~BP7のサイズ(チャネル幅)、即ち、駆動能力を、互いに異なる値に設定し、書き込みビット線ドライブ信号BP<0>~BP<7>を用いて、複数のPチャネルMOSトランジスタBPO~BP7のうちの1つを選択的にオン状態にする、という制御方法を使用できる。

[0294]

第三に、これら第一および第二の方法を組み合わせた制御方法、即ち、PチャネルMOSトランジスタBPO~BP7のサイズを変え、かつ、オン状態のPチャネルMOSトランジスタBPO~BP7の数を変えて、書き込み電流の大きさの時間的変化(電流波形)を制御する、という制御方法を使用できる。

[0295]

次に、書き込みワード線ドライブ信号WP<0>~WP<3>、書き込みワード線シンク信号WWLSNK、書き込みビット線ドライブ信号BP<0>~BP
<7>および書き込みビット線シンク信号WBLSNKを生成する書き込み電流波形制御回路の例について説明する。

[0296]

図49は、図46中の書き込み電流波形制御回路24の一例を示している。

[0297]

書き込み電流波形制御回路24は、書き込みワード線ドライバ/シンカー・トリガ回路25および書き込みビット線ドライバ/シンカー・トリガ回路26から構成される。

[0298]

書き込みワード線ドライバ/シンカー・トリガ回路 25 は、書き込み信号WR I T E および電流波形制御信号 F S < 0 $>\sim$ F S < 7 > FOR Wi (i = 0, 1, 2, 3) に基づいて、書き込みワード線ドライブ信号(電流波形生成信号) WP < 0 $>\sim$ WP < 3 > および書き込みワード線シンク信号WWLSNKを生成する。

[0299]

書き込みビット線ドライバ/シンカー・トリガ回路 26 は、書き込み信号WR ITEおよび電流波形制御信号FS<0 $>\sim$ FS<7>FOR Bj (j=0, 1, …, 7) に基づいて、書き込みビット線ドライブ信号(電流波形生成信号)BP<0 $>\sim$ BP<7>および書き込みビット線シンク信号WBLSNKを生成する。

[0300]

ここで、電流波形制御信号FS<0>~FS<7>FOR Wi, FS<0>~FS<7>FOR Bjにおける "FOR Wi" および "FOR Bj" は、書き込みワード/ビット線ドライバ/シンカー・トリガ回路 2 5, 2 6 内の後述する複数の波形生成回路Wi, Bjごとに、電流波形制御信号FS<0>~FS<7>の値が設定されることを意味している。

[0301]

書き込み信号WRITEは、書き込み動作時に"H"となる信号である。

[0302]

書き込みワード線WWLiに対する書き込み電流の供給/遮断のタイミング、大きさおよびその時間的変化(電流波形)、即ち、書き込みワード線ドライブ信号WP<0 $>\sim$ WP<3>および書き込みワード線シンク信号WWLSNKを"H"又は"L"にするタイミングは、電流波形制御信号FS<0 $>\sim$ FS<7>FOR Wiにより決定される。

[0303]

書き込みビット線WBLiに対する書き込み電流の供給/遮断のタイミング、大きさおよびその時間的変化(電流波形)、即ち、書き込みビット線ドライブ信号BP<0 $>\sim$ BP<7>および書き込みビット線シンク信号WBLSNKを "H"又は "L"にするタイミングは、電流波形制御信号FS<0 $>\sim$ FS<7>FOR Bjにより決定される。

[0304]

電流波形制御信号 $FS<0>\sim FS<7>FOR Wi, <math>FS<0>\sim FS<$ 7> FOR Bjは、設定回路23により生成される。

[0305]

図50は、図49中の書き込みワード線ドライバ/シンカー用のトリガー回路 25の例を示している。

[0306]

この書き込みワード線ドライバ/シンカー・トリガ回路 2 5 は、書き込み電流の電流供給/遮断タイミング、大きさおよびその時間的変化(電流波形)を決定する電流供給/遮断タイミング決定回路 2 5 X と、書き込み電流の電流吸収タイ

ミングを決定する電流吸収タイミング決定回路25Yとから構成される。

[0307]

電流供給/遮断タイミング決定回路 25X は、書き込み信号WRITEが"H"又は"L"になった後、書き込みワード線ドライブ信号WP<0>~WP<3>を"H"又は"L"にするタイミングを決定する。電流供給/遮断タイミング決定回路 25X は、複数(本例では、4つ)の波形生成回路W0~W3およびインバータIV1~IV8から構成される。

[0308]

波形生成回路W0~W3は、それぞれ、書き込み信号WRITEおよび電流波形制御信号FS<0>~FS<7> FOR Wiに基づいて、書き込みワード線ドライブ信号WP<0>~WP<3>を生成する。書き込みワード線ドライブ信号WP<0>~WP<3>は、図47の書き込みワード線ドライバを駆動するため、書き込みワード線ドライブ信号WP<0>~WP<3>の波形を合成した合成波形が、書き込みワード線WWLiに供給される書き込み電流の波形にほぼ等しくなる。

[0309]

なお、本例では、波形生成回路W0~W3は、4つであるが、当然に、その数を多くすればするほど、書き込みワード線WWLiに流れる書き込み電流の電流波形を細かく制御できる。

[0310]

電流吸収タイミング決定回路25 Yは、インバータIVO、NANDゲート回路ND1および遅延回路27から構成される。

[0311]

電流吸収タイミング決定回路 2 5 Y は、書き込み信号WRITEが"H"になるとほぼ同時に、書き込みワード線シンク信号WWLSNKを"H"にし、書き込み信号WRITEが"L"になった後、遅延回路 2 7 により決まる遅延時間後に、書き込みワード線シンク信号WWLSNKを"L"にする。

[0312]

このように、書き込み信号WRITEを"L"にした後、一定のインターバル

を経た後に、書き込みワード線シンク信号WWLSNKを"L"にすることにより、書き込み動作後に、書き込みワード線WWLiを完全にOVにすることができる。

[0313]

図51は、図49中の書き込みビット線ドライバ/シンカー用のトリガー回路 26の例を示している。

[0314]

この書き込みビット線ドライバ/シンカー・トリガ回路 2 6 は、書き込み電流の電流供給/遮断タイミング、大きさおよびその時間的変化(電流波形)を決定する電流供給/遮断タイミング決定回路 2 6 X と、書き込み電流の電流吸収タイミングを決定する電流吸収タイミング決定回路 2 6 Y とから構成される。

[0315]

電流供給/遮断タイミング決定回路 2 6 X は、書き込み信号WRITEが"H"又は"L"になった後、書き込みビット線ドライブ信号BP<0>~BP<7>を"H"又は"L"にするタイミングを決定する。

[0316]

電流供給/遮断タイミング決定回路 2 6 X は、複数 (本例では、8つ) の波形 生成回路 B 0 ~ B 7 およびインバータ I V 9 ~ I V 2 4 から構成される。

[0317]

波形生成回路B0~B7は、それぞれ、書き込み信号WRITEおよび電流波 形制御信号FS<0>~FS<7> FOR Biに基づいて、書き込みビット線 ドライブ信号BP<0>~BP<7>を生成する。書き込みビット線ドライブ信 号BP<0>~BP<7>は、図48の書き込みビット線ドライバを駆動する。

[0318]

書き込みデータDATAが"1"(="H")のとき、書き込み電流は、書き込みビット線ドライバ/シンカー16Aから書き込みビット線ドライバ/シンカー17Aに向かって流れ、その電流波形は、書き込みビット線ドライブ信号BP $<0>\sim$ BP<3>の波形を合成した合成波形にほぼ等しくなる。

[0319]

書き込みデータDATAが "0" (= "L")のとき、書き込み電流は、書き込みビット線ドライバ/シンカー17Aから書き込みビット線ドライバ/シンカー16Aに向かって流れ、その電流波形は、書き込みビット線ドライブ信号BP $<4>\sim$ BP<7>の波形を合成した合成波形にほぼ等しくなる。

[0320]

なお、本例では、波形生成回路 B $0 \sim B 7$ は、 $8 \sim D \sim B 0$ であるが、 当然に、 その数を多くすればするほど、 書き込みワード線 WWLi に流れる書き込み電流の電流波形を細かく制御できる。

[0321]

また、本例では、書き込みビット線ドライバ/シンカー16Aを駆動する書き込みビット線ドライブ信号BP<0>~BP<3>と、書き込みビット線ドライバ/シンカー17Aを駆動する書き込みビット線ドライブ信号BP<4>~BP
<7>が異なるが、後述するように、書き込みビット線ドライバ/シンカー16A、17Aを、書き込みビット線ドライブ信号BP<0>~BP<3>により共通に駆動してもよい。

[0322]

電流吸収タイミング決定回路26Yは、インバータIVO、NANDゲート回路ND2および遅延回路28から構成される。

[0323]

電流吸収タイミング決定回路 2 6 Yは、書き込み信号WRITEが"H"になるとほぼ同時に、書き込みビット線シンク信号WBLSNKを"H"にし、書き込み信号WRITEが"L"になった後、遅延回路 2 7により決まる遅延時間後に、書き込みビット線シンク信号WBLSNKを"L"にする。

[0324]

このように、書き込み信号WRITEを"L"にした後、一定のインターバルを経た後に、書き込みビット線シンク信号WBLSNKを"L"にすることにより、書き込み動作後に、書き込みビット線WBLiを完全にOVにすることができる。

[0325]

次に、図50および図51の書き込みワード/ビット線ドライバ/シンカー・トリガ回路25,26内の波形生成回路Wi(i=0,1,2,3),Bj(j=0,1,…,7)の例について説明する。

[0326]

図52は、図50および図51中の波形生成回路の一例を示している。

[0327]

波形生成回路WO~W3, BO~B7は、書き込みワード/ビット線ドライブ信号WP<O>~WP<3>, BP<O>~BP<7>の立ち上がり時点("L"から"H"になるタイミング)を決定する立ち上がりタイミング決定回路32と、書き込みワード/ビット線ドライブ信号WP<O>~WP<3>, BP<O>~BP<7>の立ち下がり時点("H"から"L"になるタイミング)を決定する立ち下がりタイミング決定回路33とを有している。

[0328]

また、波形生成回路W 0 \sim W 3 , B 0 \sim B 7 は、書き込みワード/ビット線ドライブ信号W P < 0 $>\sim$ W P < 3 > ,B P < 0 $>\sim$ B P < 7 > のレベル("L"又は"H")を保持するフリップフロップ回路FF1と、フリップフロップ回路FF1の出力信号を、書き込みワード/ビット線ドライブ信号W P < 0 $>\sim$ W P < 3 > ,B P < 0 $>\sim$ B P < 7 > として出力するインバータ回路 I 1 3 とを有している。

[0329]

立ち上がりタイミング決定回路32は、直列接続された遅延回路D0, D1, D2、NANDゲート回路ND<0>~ND<3>, ND6, ND8、インバータI11および遅延回路D7から構成される。立ち下がりタイミング決定回路33は、直列接続された遅延回路D3, D4, D5, D6、NANDゲート回路ND</br>
D<4>~ND<7>, ND7, ND9、インバータI12および遅延回路D8から構成される。

[0330]

フリップフロップ回路FF1は、2つのNANDゲート回路ND10, ND1 1から構成される。

[0331]

遅延回路DO~D8は、同一の構成を有していても、又は、互いに異なる構成を有していてもよい。また、遅延回路DO~D8の遅延量に関しても、同一であっても、又は、互いに異なっていてもよい。但し、遅延回路DO~D6に関しては、互いに同一の構成を有し、かつ、同一の遅延量を有していれば、書き込み電流の波形制御が容易になる。

[0332]

遅延回路D3の遅延量が遅延回路 $D0\sim D2$ の遅延量の合計よりも大きくしておくことにより、電流波形制御信号 $FS<0>\sim FS<3>$ のうちの1つが"H"になることにより、書き込みワード/ビット線ドライブ信号 $WP<0>\sim WP<$ <3>, $BP<0>\sim BP<7>$ の立ち上がり時点が決定され、電流波形制御信号 $FS<4>\sim FS<7>$ のうちの1つが"H"になることにより、書き込みワード/ビット線ドライブ信号 $WP<0>\sim WP<3>$, $BP<0>\sim BP<7>$ の立ち下がり時点が決定される。

[0333]

遅延回路D0~D7の遅延量が全て同じ場合には、表2に示すような関係で、電流波形制御信号FS<0>~FS<3>のうちの1つ、および、電流波形制御信号FS<4>~FS<7>のうちの1つが "H"になる。

[0334]

【表2】

	FS<4>	FS<5>	FS<6>	FS<7>
FS<0>	H	H	Н	Н
FS<1>		Н	Н	Н
FS<2>			Н	Н
FS<3>				Н

[0335]

そして、電流波形制御信号FS<0> \sim FS<3>のうちの1つが"H"にな

ることにより、書き込みワード/ビット線ドライブ信号WP<0>~WP<3>, BP<0>~BP<7>の立ち上がり時点が決定され、電流波形制御信号FS<4>~FS<7>のうちの1つが "H"になることにより、書き込みワード/ビット線ドライブ信号WP<0>~WP<3>, BP<0>~BP<math><7>の立ち下がり時点が決定される。

[0336]

次に、上記波形生成回路の動作について具体的に説明する。

[0337]

【表3】

WRITE	a1	a2	b1	b2	c1	c2	d1	d2	出力信号 WP <i>又はBP<j></j></i>	
L	L	Н	L	Н	Н	Н	Н	L	Ľ	①初期状態
H	Н	Н	L	Н	L	L	Н	Н	Н	2
Н	Н	L	L	Н	Н	L	Н	Н	Н	
Н	Н	L	Н	Н	Н	Н	L	L	L	3
H	Н	L	Н	L	Н	Н	H	L	L	
L	L	Н	L	Н	Н	Н	Н	L	L	④初期状態

② FS<0>="H": 遅延なし

FS<1>="H": 遅延回路D0遅延

FS<2>="H": 遅延回路D0,D1遅延

FS<3>="H": 遅延回路D0~D2遅延

③ FS<4>="H": 遅延回路D3遅延

FS<5>="H": 遅延回路D3,D4遅延

FS<6>="H": 遅延回路D3~D5遅延

FS<7>="H": 遅延回路D3~D6遅延

FS<0>~FS<3> の1つのみ"H"

FS<4>~FS<7> の1つのみ"H"

[0338]

まず、初期状態としては、書き込み信号WRITEは、"L"であり、出力信号WP<i>又はBP<j>は、"L"となっている。

[0339]

この後、書き込み信号WRITEが"H"になると、電流波形制御信号FS<0>~FS<3>によって決定される遅延時間が経過した後、NANDゲート回路ND6の出力ノードa1が"H"になる。なお、この遅延時間が書き込みワード線/ビット線ドライブ信号WP<i>マはBP<j>の立ち上がり時点を決定

する。

[0340]

例えば、電流波形制御信号FS<0>が"H"、電流波形制御信号FS<1>~FS<3>が"L"のときには、書き込み信号WRITEが"H"になると、NANDゲート回路ND6の出力ノードa1が直ちに"H"になる。電流波形制御信号FS<1>が"H"、電流波形制御信号FS<0>,FS<2>,FS<3>が"L"のときには、書き込み信号WRITEが"H"になると、遅延回路DOが有する遅延時間が経過した後に、NANDゲート回路ND6の出力ノードa1が"H"になる。

[0341]

NANDゲート回路ND6の出力ノードa1が"H"になると、フリップフロップ回路FF1の入力ノードc1が"H"から"L"に変化するため、フリップフロップ回路FF1の出力ノードc2は、"L"となる。従って、波形生成回路Wi又はBjの出力信号WP<i>又はBP<j>は、"H"となる。

[0342]

この後、遅延回路D7が有する遅延時間が経過すると、NANDゲート回路ND8の入力ノードa2が"L"になり、フリップフロップ回路FF1の入力ノードc1が"H"になるが、波形生成回路Wi又はBjの出力信号WP<i>又はBP<j>は、"H"を維持する。

[0343]

次に、書き込み信号WRITEが"H"になった後、さらに、電流波形制御信号FS<4 $>\sim$ FS<7>によって決定される遅延時間が経過すると、NANDゲート回路ND7の出力ノードb1が"H"になる。なお、この遅延時間が書き込みワード線/ビット線ドライブ信号WP<i>又はBP<j>の立ち下がり時点を決定する。

[0344]

例えば、電流波形制御信号 FS < 4 > が "H"、電流波形制御信号 FS < 5 \sim FS < 7 > が "L"のときには、書き込み信号 WRITE が "H"になった後、さらに、遅延回路 D3 が有する遅延時間が経過すると、NAND ゲート回路 N

D7の出力ノードb1が"H"になる。電流波形制御信号FS<math><5>が"H"、電流波形制御信号FS<4>,FS<6>,FS<7>が"L"のときには、書き込み信号WRITEが"H"になった後、さらに、遅延回路D3,D4が有する遅延時間の合計時間が経過すると、NANDゲート回路ND7の出力ノードb1が"H"になる。

[0345]

NANDゲート回路ND7の出力ノードb1が"H"になると、フリップフロップ回路FF1の入力ノードd1が"H"から"L"に変化するため、フリップフロップ回路FF1の出力ノードc2は、"H"となる。従って、波形生成回路Wi又はBjの出力信号WP<i>又はBP<j>は、"L"となる。

[0346]

この後、遅延回路D8が有する遅延時間が経過すると、NANDゲート回路ND9の入力ノードb2が "L"になり、フリップフロップ回路FF1の入力ノードd1が "H"になるが、波形生成回路Wi又はBjの出力信号WP<i>又はBP<j>は、 "L"を維持する。

[0347]

最後に、書き込み信号WRITEが"H"から"L"に変化すると、NAND ゲート回路ND8, ND9の入力ノードa1、a2、b1、b2の値が変化し、 再び、初期状態に戻る。

[0348]

図53は、図52の波形生成回路を用いて生成した書き込みワード/ビット線ドライブ信号WP<0>~WP<3>, BP<0>~BP<7>およびそれにより得られる書き込みワード/ビット線電流の一例を示している。

[0349]

図53の波形は、電流パルスの波形の立ち上がり部および/または立ち下がり部に大きさの変化が与えられた波形(台形状でない波形)であり、後述する設定回路23に登録される電流波形制御信号FS<0>~FS<7>が以下の場合に得られるものである。

[0350]

波形生成回路WP<0>: FS<0>= "H", FS<7>= "H"

波形生成回路WP<1>: FS<0>= "H", FS<6>= "H"

波形生成回路WP<2>: FS<0>= "H", FS<6>= "H"

波形生成回路WP<3>: FS<0>= "H", FS<4>= "H"

波形生成回路 B P < 0 >: F S < 0 >= "H", F S < 7 >= "H"

波形生成回路 B P < 1 >: F S < 1 >= "H", F S < 7 >= "H"

波形生成回路BP<2>: FS<1>= "H", FS<7>= "H"

波形生成回路BP<3>: FS<3>= "H", FS<7>= "H"

但し、残りのFS<i>は、全て、"L"である。また、書き込みデータDATAは、"1"(= "H")と仮定しているため、波形生成回路B4~B7の出力信号BP<4>~BP<7>は、書き込みビット線電流に何ら影響を与えない。書き込みデータDATAを"0"(= "L")と仮定したときには、波形生成回路B0~B3の出力信号BP<0>~BP<3>に代わり、波形生成回路B4~B7の出力信号BP<4>~BP<7>が有効となる。

[0351]

この波形図から分かることは、書き込みワード線電流の供給/遮断タイミング、大きさおよびその時間的変化(電流波形)は、4つの書き込みワード線ドライブ信号WP<0>~WP<3>の"H"および"L"の組み合わせにより決定されるということである。同様に、書き込みビット線電流の供給/遮断タイミング、大きさおよびその時間的変化(電流波形)は、4つの書き込みビット線ドライブ信号BP<0>~BP<3>の"H"および"L"の組み合わせにより決定されるということである。これは、ロウデコーダ&書き込みワード線ドライバ/シンカーが図47に示すような構成を有し、かつ、カラムデコーダ&書き込みビット線ドライバ/シンカーが図48に示すような構成を有していることから明らかである。

[0352]

書き込みワード/ビット線シンク信号WWLSNK, WBLSNKが "H"から "L"になるタイミングは、書き込みワード/ビット線ドライブ信号WP< 0> \sim WP< 3>, BP< 0> \sim BP< 7>の全てが "L"になるタイミングより

も遅くなるように、図50の遅延回路27、図51中の遅延回路28の遅延量および図52中の遅延回路D0~D6の遅延量が調整される。

[0353]

図54は、図52中に示した電流波形制御信号FS<0>~FS<7>を生成する設定回路(図46中23)の一例を示す。

[0354]

この設定回路23は、書き込み電流の供給/遮断タイミング、大きさおよびその時間的変化(電流波形)を決定する設定データがプログラムされる複数のレジスタ<0>~<3>の相補性の出力信号TD<0>~TD<3>、bTD<0>~bTD<3>をデコードして、電流波形制御信号FS<0>~FS<7>を出力する複数のデコーダFS<0>~FS<7>から構成される。

[0355]

この設定回路23は、1つの波形生成回路に対応して1つ設けられる。本例では、書き込みワード線ドライバ/シンカー・トリガ回路内に4つの波形生成回路W0~W3が設けられ、書き込みビット線ドライバ/シンカー・トリガ回路内に8つの波形生成回路B0~B7が設けられるので、これに対応して<設定回路は12個存在する。

[0356]

設定回路 23 中のレジスタ<0>、<1>には、書き込みワード/ビット線ドライブ信号WP<0>~WP<3>, BP<0>~BP<7>の立ち上がりタイミングを決定する設定データがプログラムされる。書き込みワード/ビット線ドライブ信号WP<0>~WP<3>, BP<0>~BP<7>の立ち上がりタイミングは、上記一部のレジスタに登録される 2 ビットの設定データにより、 4 通り (FS<0>~FS<3>の1 つが "H") だけ存在する。

[0357]

なお、D<0>, D<1>は、テストモード時に、磁気ランダムアクセスメモリの外部から入力される設定データである。テストモード時には、この設定データに基づいて、書き込みワード/ビット線ドライブ信号WP<0>~WP<3>

,BP<0>~BP<7>の立ち上がりタイミングを決定できる。

[0358]

設定回路 2 3 中のレジスタ < 2 > 、< 3 > には、書き込みワード/ビット線ドライブ信号WP < 0 > < WP < 3 > 、BP < 0 > < BP < 7 > の立ち下がりタイミングを決定する設定データがプログラムされる。書き込みワード/ビット線ドライブ信号WP < 0 > < WP < 3 > 、BP < 0 > < BP < 7 > の立ち下がりタイミングは、レジスタ < 2 > 、< 3 > に登録される 2 ビットの設定データにより、4通り(FS < 4 > \sim FS < 7 > 0 1 0 が "H")だけ存在する。

[0359]

なお、D<2>,D<3>は、テストモード時に、MRAMの外部から入力される設定データである。テストモード時には、この設定データに基づいて、書き込みワード/ビット線ドライブ信号 $WP<0>\sim WP<3>$, $BP<0>\sim BP<<7>$ の立ち下がりタイミングを決定できる。

[0360]

上記した設定回路23中の各レジスタ<0>~<3>は、図36あるいは図37中に示したレジスタに準じて構成され、各デコーダFS<0>~FS<7>は、図39中に示したデコーダに準じて構成される。

[0361]

図55は、図54に示した設定回路中のデコーダFS<j>の回路例を示している。

[0362]

デコーダFS<j>(j=0, 1, ..., 7)は、NANDゲート回路ND3およびインバータI10から構成される。

[0363]

NANDゲート回路ND3には、2つの入力信号A、Bが入力され、その出力信号は、インバータI10に入力される。インバータI10の出力信号Cは、FS<j>となる。

[0364]

デコーダFS<j>のデコーディング表(入力信号と出力信号との関係)を、

表4に示す。

[0365]

【表4】

入力		出力
Α	В	С
bTD<0>	bTD<1>	FS<0>
TD<0>	bTD<1>	FS<1>
bTD<0>	TD<1>	FS<2>
TD<0>	TD<1>	FS<3>
bTD<2>	bTD<3>	FS<4>
TD<2>	bTD<3>	FS<5>
bTD<2>	TD<3>	FS<6>
TD<2>	TD<3>	FS<7>

[0366]

上述したように、第7の実施形態に係るMRAMによれば、書き込みワード/ビット線に対する書き込み電流の電流供給/遮断タイミング、大きさおよびその時間的変化(電流波形)を、チップ毎又はメモリセルアレイ毎にプログラミングにより設定できる。これにより、MTJ素子の記憶層の磁化反転を確実に行い、書き込み特性の向上を図るための書き込みを実現することができる。

[0367]

また、書き込みデータの値に応じて書き込みビット線の電流の向きが変化するが、書き込みビット線電流の向きに対して、個別に、書き込み電流の電流供給/ 遮断タイミング、大きさおよびその時間的変化(電流波形)を設定できる。

[0368]

つまり、書き込みデータが"1"(= "H")のときは、書き込みビット線ドライブ信号 BP<0 $>\sim$ BP<3>により、書き込みビット線電流の電流供給/遮断タイミング、大きさおよびその時間的変化(電流波形)が制御され、書き込みデータが"0"(= "L")のときは、書き込みビット線ドライブ信号 BP<

4 >~BP<7>により、書き込みビット線電流の電流供給/遮断タイミング、 大きさおよびその時間的変化(電流波形)が制御される。

[0369]

このように、MTJ素子の特性などを考慮し、書き込みビット線に流れる書き込み電流の向きに応じて、書き込み電流の電流供給/遮断タイミング、大きさおよびその時間的変化(電流波形)を設定できるため、TMR素子の記憶層の磁化反転を確実に行い、書き込み特性の向上を図ることができる。

[0370]

図52中の遅延回路D0~D6として、前述した第1乃至第6の実施形態で説明したような電流源Isource により制御される電流制御型の遅延回路を用いることにより、前述した効果と同様の効果が得られる。

[0371]

<第7の実施形態の変形例>

第7の実施形態において、書き込み電流の電流供給/遮断タイミング、大きさおよびその時間的変化(電流波形)に関して、チップ毎又はメモリセルアレイ毎に設定するが、書き込みビット線電流の向きに対しては変わらないように構成を変更することも可能である。

[0372]

変更の具体例としては、図48に示したカラムデコーダ&書き込みビット線ドライバ/シンカーにおいて、カラムデコーダ&書き込みビット線ドライバ/シンカー(1カラム分)17A内のNANDゲート回路NDBP4~NDBP7に入力される書き込みビット線ドライブ信号がBP<0>~BP<3>に変更されている。即ち、カラムデコーダ&書き込みビット線ドライバ/シンカー16A内のNANDゲート回路NDBP0~NDBP3に入力される書き込みビット線ドライブ信号と、カラムデコーダ&書き込みビット線ドライバ/シンカー17A内のNANDゲート回路NDBP4~NDBP7に入力される書き込みビット線ドライブ信号が同じとなっている。

[0373]

その結果、書き込みビット線ドライブ信号の数は、第7の実施形態に比べて半

分になる。つまり、書き込みビット線ドライバ/シンカー・トリガ回路内の波形 生成回路の数が減るため、書き込み電流波形制御回路 2 4 の大きさを縮小でき、 チップサイズの縮小などに貢献できる。

[0374]

<第8の実施形態>

第8の実施形態では、MRAMの内部で書き込み電流源を生成し、この電流源の電流により書き込み電流のパルス波高(書き込み電流)を変え、書き込み電流のパルス幅に温度依存性を持たせる場合について説明する。

[0375]

図56は、第8の実施形態に係るMRAMの一部を示す。

[0376]

図中、12(13)はメモリセルアレイ、14は書き込みWL電流ドライバ、14aはWLセレクタ、15は書き込みWL電流シンカー、16Aおよび17AはBL電流ドライバ/シンカー、16aおよび17aはBLセレクタである。Ioは電流源、10は上記電流源Ioの電流を折り返して前記書き込みWL電流ドライバ14、BL電流ドライバ/シンカー16Aおよび17Aのドライバの電流を制御するための電流制御回路である。

[0377]

図57は、図56中の電流源 I o に用いられる温度依存性のある電流源回路の 一例を示す。

[0378]

この電流源回路は、図8中に示した81のように温度に比例して電流が減少する第1の電流源571と、図8中に示した82のように温度に比例して電流I2が増加する第2の電流源572と、これらの2つの電流源の電流を選択制御信号Optlに基づいて組み合わせた電流Isourceを出力する電流組み合わせ回路573からなる。

[0379]

上記電流組み合わせ回路 5 7 3 は、第 1 の電流源 5 7 1 の電流をコピーした電流I1に対して、信号Opt 1 が活性状態 (Hレベル)の時に第 2 の電流源 5 7 2

の電流をコピーした電流I2を加え、信号Opt 2が活性状態(Hレベル)の時に第2の電流源572の電流をコピーした電流I3を減らした電流Isource を出力するように構成されている。

[0380]

図58は、図57に示した電流源回路の温度と電流の関係を示す。

[0381]

図59は、図56中の電流源Ioに用いられる温度依存性のある電流源回路の他の例を示す。,

[0382]

この電流源回路は、図8中に示した81のように温度に比例して電流が減少する第1の電流源591と、図8中に示した82のように温度に比例して電流I2が増加する第2の電流源592と、これらの2つの電流源の電流を選択制御信号Opt1、Opt2に基づいて組み合わせた電流Isourceを出力する電流組み合わせ回路593からなる。

[0383]

上記電流組み合わせ回路 5 9 3 は、第 1 の電流源 5 9 1 の電流をコピーした電流 I1に対して、信号Opt 1 が活性状態(Hレベル)の時に第 2 の電流源 5 9 2 の電流をコピーした電流 I2を加え、信号Opt 2 が活性状態(Hレベル)の時に第 1 の電流源 5 9 1 の電流をコピーした電流 I3を減らした電流 Isource を出力するように構成されている。

[0384]

図60は、図59に示した電流源回路の温度と電流の関係を示す。

[0385]

図57の電流源回路および図59の電流源回路は、高温になると、出力電流Is ource が小さくなるような依存性を持つ。

[0386]

なお、本発明に係る書き込みテストモードでの書き込み電流の切り替えを実現する回路方式は、MRAMのセルアレイ構造のタイプに拘らず適用できる。即ち、例えば図63に示したようなクロスポイント型のセルアレイ構造を有するMR

AMは勿論のこと、1つまたはそれ以上のMTJ素子に1つの読み出し選択スイッチを接続したセルアレイ構造を有するMRAMにも、本発明に係る回路方式を適用できる。さらに、読み出し選択スイッチを有しないMRAMや、読み出しビット線と書き込みビットを別々に設けたMRAMや、1つのMTJ素子に複数ビットを記憶させるようにしたMRAMなどにも適用することができる。

[0387]

【発明の効果】

上述したように本発明の磁気ランダムアクセスメモリによれば、書き込み電流値のパルス幅を温度によって調整する機能を持つので、誤書き込みを防止し、高信頼性を実現することができる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施形態に係るMRAMの全体構成の一例を示す ブロック図。
- 【図2】 図1中の書き込みワード線ドライバ/シンカーの回路例1を示す 回路図。
- 【図3】 図1中の書き込みビット線ドライバ/シンカーの回路例1を示す 回路図。
- 【図4】 図2の書き込みワード線ドライバ/シンカー用のトリガー回路の 回路例1を示す回路図。
- 【図5】 図3の書き込みビット線ドライバ/シンカー用のトリガー回路の 回路例1を示す回路図。
 - 【図6】 図4および図5に示したトリガー回路の動作例を示す波形図。
 - 【図7】 電流制御型の遅延回路の一例を示す回路図。
 - 【図8】 図7の遅延回路の電流制御入力源の第1例を示す回路図。
 - 【図9】 図8の電流制御入力源の動作例を示す特性図。
 - 【図10】 図7の遅延回路の電流制御入力源の第2例を示す回路図。
 - 【図11】 図10の電流制御入力源の動作例を示す特性図。
 - 【図12】 図7の遅延回路の電流制御入力源の第3例を示す回路図。
 - 【図13】 図12の電流制御入力源の動作例を示す特性図。

- 【図14】 図7の遅延回路の電流制御入力源の第4例を示す回路図。
- 【図15】 図14の電流制御入力源の動作例を示す特性図。
- 【図16】 図4および図5に示したトリガー回路中の遅延回路A, BとしてCMOSインバータからなる遅延回路が用いられた場合の温度と出力パルス幅の関係を示す特性図。
 - 【図17】 図4および図5に示したトリガー回路中の遅延回路A, Bとして図8の電流制御入力源により制御される図7の電流制御型の遅延回路が使用された場合の温度と出力パルス幅の関係を示す特性図。
 - 【図18】 図4および図5に示したトリガー回路中の遅延回路A, Bとして図10の電流制御入力源により制御される図7の電流制御型の遅延回路が使用された場合の温度と出力パルス幅の関係を示す特性図。
 - 【図19】 図4および図5に示したトリガー回路中の遅延回路A, Bとして図12の電流制御入力源により制御される図7の電流制御型の遅延回路が使用された場合の温度と出力パルス幅の関係を示す特性図。
 - 【図20】 図4および図5に示したトリガー回路中の遅延回路A, Bとして図14の電流制御入力源により制御される図7の電流制御型の遅延回路が使用された場合の温度と出力パルス幅の関係を示す特性図。
 - 【図21】 MTJ素子のアステロイド曲線に歪みがある場合の一例を示す 特性図。
 - 【図22】 図5に示した書き込みビット線ドライバ/シンカー用のトリガー回路の回路例2を示す回路図。
- 【図23】 図22のトリガー回路と図4のトリガー回路の動作例を示す波形図。
- 【図24】 第4の実施形態に係るMRAMで使用される書き込みビット線ドライバ/シンカー用のトリガー回路の一例を示す回路図。
- 【図25】 図24のトリガー回路と図4のトリガー回路とを組み合わせて 使用した場合の動作例を示す波形図。
- 【図26】 図24に示した書き込みビット線ドライバ/シンカー用のトリガー回路の変形例を示す回路図。

- 【図27】 図26のトリガー回路と図4のトリガー回路とを組み合わせて 使用した場合の動作例を示す波形図。
- 【図28】 第5の実施形態に係るMRAMで使用される書き込みビット線ドライバ/シンカーの一例を示す回路図。
- 【図29】 図28に示した書き込みビット線ドライバ用のトリガー回路の一例を示す回路図。
- 【図30】 図29のトリガー回路と図4のトリガー回路とを組み合わせて 使用した場合の動作例を示す波形図。
 - 【図31】 第6の実施形態に係るMRAMの全体構成を示すブロック図。
 - 【図32】 図31中の書き込み電流波形制御回路の一例を示す回路図。
- 【図33】 図32中の書き込みワード線ドライバ/シンカー用トリガー回路の一例を示す回路図。
- 【図34】 図32中の書き込みビット線ドライバ/シンカー用トリガー回路の一例を示す回路図。
 - 【図35】 図31中の設定回路の一例を示す回路図。
 - 【図36】 図35中のレジスタ〈j〉の一例を示す回路図。
 - 【図37】 図35中のレジスタ<j>の他の例を示す回路図。
- 【図38】 図37中のクランプ電位Vclampを生成するVclamp 生成回路の一例を示す回路図。
- 【図39】 図35の設定回路中のデコーダWS < j >あるいはBS < j >の一例を示す回路図。
- 【図40】 図33および図34中のトリガー回路中の遅延回路DWS<j>およびDBS<j>としてCMOSインバータからなる遅延回路が用いられた場合の温度と出力パルス幅の関係を示す特性図。
- 【図41】 図33および図34中のトリガー回路中の電流制御型の遅延回路DWS<j>およびDBS<j>として図8の電流制御入力源により制御される図7の電流制御型の遅延回路が使用された場合の温度と出力パルス幅の関係を示す特性図。
 - 【図42】 図33および図34中のトリガー回路中の電流制御型の遅延回

路DWS<j>およびDBS<j>として図10の電流制御入力源により制御される図7の電流制御型の遅延回路が使用された場合の温度と出力パルス幅の関係を示す特性図。

- 【図43】 図33および図34中の各遅延回路DWS<0 $>\sim$ DWS<3>, DBS<0 $>\sim$ DBS<3>として使用可能な電流制御型の遅延回路の一例を示す回路図。
- 【図44】 図7あるいは図43に示した電流制御型の遅延回路の電流源Is ource として使用可能な電流量と温度依存性を調整可能な電流源回路の一例を示す回路図。
- 【図45】 図7あるいは図43に示した電流制御型の遅延回路の電流源Is ource として使用可能な電流量と温度依存性を調整可能な電流源回路の他の例を示す回路図。
 - 【図46】 第7の実施形態に係るMRAMの全体構成を示すブロック図。
- 【図47】 図46中のロウデコーダ&書き込みワード線ドライバ/シンカーの一例を示す回路図。
- 【図48】 図46中のカラムデコーダ&書き込みビット線ドライバ/シンカーの一例を示す回路図。
 - 【図49】 図46中の書き込み電流波形制御回路の一例を示す回路図。
- 【図50】 図49中の書き込みワード線ドライバ/シンカー・トリガ回路の一例を示す回路図。
- 【図51】 図49中の書き込みビット線ドライバ/シンカー・トリガ回路の一例を示す回路図。
 - 【図52】 図50および図51中の波形生成回路の一例を示す回路図。
- 【図53】 図52の波形生成回路を用いて生成した書き込みワード/ビット線ドライブ信号WP<0>~WP<3>, BP<0>~BP<7>およびそれにより得られる書き込みワード/ビット線電流の一例を示す波形図。
- 【図54】 図52中に示した電流波形制御信号FS<0>~FS<7>を 生成する設定回路の一例を示す回路図。
 - 【図55】 図54に示した設定回路中のデコーダFS< j>の一例を示す

回路図。


- 【図56】 第8の実施形態に係るMRAMの一部を示すブロック図。
- 【図57】 図56中の電流源Ioに用いられる温度依存性のある電流源回路の一例を示す回路図。
 - 【図58】 図57に示した電流源回路の温度と電流の関係を示す特性図。
- 【図59】 図56中の電流源Ioに用いられる温度依存性のある電流源回路の他の例を示す回路図。
 - 【図60】 図59に示した電流源回路の温度と電流の関係を示す特性図。
 - 【図61】 MRAMのMTJ素子の構造を概略的に示す断面図。
- 【図62】 図61のMTJ素子の2つの磁性層のスピンの向きの2つの状態を説明するために示す図。
- 【図63】 MRAMのセルアレイの平面レイアウトの一例を模式的に示す 斜視図。
- 【図64】 MTJ素子の印加磁界の反転による抵抗値の変化特性(TMR曲線)を示す特性図。
 - 【図65】 MTJ素子の対称なアステロイド曲線を示す特性図。

【符号の説明】


11…MRAM、12…メモリセルアレイ、13…レファレンスセルアレイ、14…ロウデコーダ&書き込みワード線ドライバ、15…書き込みワード線シンカー、16A、17A…カラムデコーダ&書き込みビット線ドライバ/シンカー、16B,17B…レファレンスセル用カラムデコーダ&書き込みビット線ドライバ/シンカー、18…アドレスレシーバ、19…データ入力レシーバ、20…センスアンプ、21…データ出力ドライバ、22…制御回路、23…設定回路、24…書き込み電流波形制御回路。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】



【図5】




【図6】




3


【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17]




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】



【図33】




【図34】




2 2


【図35】




【図36】



【図37】




【図38】




2 6


【図39】




[図40]




【図41】




【図42】




【図43】




【図44】




【図45】




【図46】




【図47】




【図48】




【図49】




【図50】




【図51】




【図52】




【図53】




【図54】




【図55】




【図56】




【図57】




【図58】




【図59】




【図60】




【図61】




【図62】




【図63】



【図64】



【図65】



【書類名】

要約書

【要約】

【課題】 MRAMにおいて、書き込み電流値のパルス幅を温度によって調整する機能を持たせ、誤書き込みを防止し、高信頼性を実現する。

【解決手段】 MRAMのメモリ素子である磁気抵抗効果素子が二次元平面的に配置されたメモリセルアレイ12と、行方向の電流によって発生する電流磁界と列方向の電流によって発生する電流磁界によって磁気抵抗効果素子に選択的にデータを書き込む第1の書き込み配線WLおよび第2の書き込み配線BLと、第1の書き込み配線に流れる書き込みパルス電流および第2の書き込み配線に流れる書き込みパルス電流の少なくとも一方の書き込みパルス電流の温度依存性を制御する制御回路22とを具備する。

【選択図】 図1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 20

2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝